


KC80 12ビット A/D 付き CPU ボード CAT68803 SBC-ZC

取り扱い説明書

1998.07.17 - 2000.03.06



概要

CAT68803 SBC-ZCはZ80ソフト互換の高速CPU、KL5C80A16(川崎マイクロエレクトロニクス製)を使用したCPUボードです。入出力の機能としてKL5C80A16内蔵のI/Oの他に、8チャンネル12ビットのA/Dコンバータと、カレンダー機能(オプション)があります。メモリはプログラム領域用として1MビットタイプのEPROM、フラッシュROM、RAMのいずれか1個を実装可能です。データ領域用には128KバイトのRAMが実装済みです。RAM及びカレンダー機能ICは外部に電池を接続することによりデータのバックアップが可能で、電池交換時等の短時間バックアップはボード上のスーパーキャパシタが行います。また、バグファインダBF3000によるデバッグも可能です。


仕様

- CPU: KL5C80A16(川崎マイクロエレクトロニクス製)
7.3728MHz 動作
- メモリ:
[プログラム領域] 1Mビット(128Kバイト)タイプのEPROM、フラッシュROM、RAMのいずれか1個を実装可能
アクセスタイム 100nsec以下
[データ領域] 128KバイトのRAMを実装済み
- 割り込み: 内蔵デバイスおよび外部バス合計で16レベル
外部バス用にIRQ1*~IRQ3*の3レベルが使用可能
KL5C80A16内蔵の割り込みコントローラによるオートベクタ方式
- リセット: 以下のいずれかの条件でリセット信号を発生
パワーON時、5V電圧低下時、マニュアルリセット入力時
- 調歩同期シリアルI/O (KL5C80A16内蔵機能)
[CH0] RS232、RS422(RS485)をジャンパ設定で切替可
[CH1] RS232専用
各チャンネルはボーレートジェネレータ内蔵
- クロック同期シリアルI/O (KL5C80A16内蔵機能)
チャンネル数: 2チャンネル(チャンネル0はA/Dコンバータとのインターフェースに使用済み)
ボーレート: 外部クロック時最大5Mbps、内部クロック時921.6Kbps 半二重方式、キャラクタ長 8~16ビット
- パラレルI/O (KL5C80A16内蔵機能)
8ビットの汎用I/O×4ポート(P0~P3)
[ポート0]は上位4ビット入力、下位4ビット出力固定
(P00とP01はA/Dコンバータとのインターフェースに使用済み)

[ポート1~ポート3]は1ビット単位でI/O設定可
(パラレルポートはI/Oピンが各種機能と共用になっています)

- タイマ/カウンタ (KL5C80A16内蔵機能)
16ビットのタイマ/カウンタ×4ch
8ビットプリスケアラ付き、外部クロックのカウント可能
- A/Dコンバータ (システムGNDと絶縁されていません)
分解能: 12ビット
チャンネル数: 8CH(シングルエンド入力)
入力レンジ: ±5V、±10V(チャンネル毎に設定可能)
変換速度: 約40μSEC(シリアル通信、ソフトのオーバーヘッド時間を含む)
入力抵抗: 約1MΩ
アナログ用電源: ±15V DC-DC電源実装済み
- カレンダー機能: RTC62421(エプソン製)を実装可能(オプション)
- データバックアップ: 外部に1次または2次電池を接続することにより、RAMおよびカレンダーICをバックアップ
ボード上に短時間バックアップ用のスーパーキャパシタを実装済み
- バグファインダ: バグファインダBF3000によるデバッグが可能
- 使用温度範囲: 0~55℃(結露なき事)
- 電源: +5V±5% 350mA MAX(ROM、カレンダーIC実装時)
- 重量: 約122g(ROM、カレンダーIC実装時)
- 基板:
基板寸法 120×128(コネクタ等、突起部分は含まない)
取付穴寸法 112×120(4-φ3.5)
基板材質 ガラス布基材エポキシ樹脂 1.6t 4層基板

ブロック図



メモリの設定

CAT68803では128Kバイトのプログラム領域と128Kバイトのデータ領域の合計256Kバイトのメモリ空間を使用することができます。

■プログラム領域メモリの設定

プログラム領域のメモリとしてEPROM、フラッシュROM、RAMのいずれかで容量は128Kバイトのタイプを使用することができます。メモリタイプの設定はJP1、JP2で行います。

アクセスタイムは100nsec以下のものを使用し、KL5C80A16内蔵のシステム制御レジスタ(SCR4)の外部メモリウェイトコントロー

ルは全アドレス空間を 0wait に設定します。尚、外部 I/O ウェイトコントロールは 1wait に設定します。


SCR4<D7:D0> = [0011 0XXX]

■データ領域メモリの設定

データ領域のメモリには 128K バイトの RAM が実装済です。ジャンパーの設定は必要ありません。

プログラムメモリの選択【 JP1、JP2 】

| ジャンパー番号 | JP1 | JP2 | | | |
|----------|-----|-----|---|---|---|
| | | 1 | 2 | 3 | 4 |
| 使用メモリ | | | | | |
| EPROM | A | A | A | A | - |
| フラッシュROM | A | - | A | A | A |
| RAM | B | B | B | B | - |



プログラム領域

| メモリー容量 | 物理アドレス |
|---------|---------------|
| 128Kバイト | 00000H~1FFFFH |

データ領域

| メモリー容量 | 物理アドレス |
|---------|----------------|
| 128Kバイト | E0000H~FFFFFFH |

■MMUの設定

KL5C80A16 内蔵の MMU は論理アドレス空間を 5 つの領域 (R0 ~ R4) に分割し、論理アドレス境界値 (B0 ~ B4) と物理アドレススペース (A0 ~ A4) によって、それぞれを物理アドレス空間にマッピングしています。

リセット時の論理アドレス空間は R0 領域のみとなり、全論理アドレス空間 (64K バイト) は物理アドレス空間先頭の 64K バイトにマッピングされます (R1 ~ R3 領域は消滅します)。本ボードでは ROM が物理アドレスの 00000H ~ 1FFFFH に配置されていますので、リセット時には論理アドレス空間が全て ROM 領域となります。このためプログラムの最初で必ず MMU の設定を行い RAM を有効にする必要があります。以下に論理アドレス空間に ROM, 32K バイトと RAM, 32K バイトを割付ける MMU の設定例を示します。

; R0 領域 = ROM 論理アドレス 0000H ~ 7FFFH (物理アドレス 00000H ~ 07FFFH)

; R4 領域 = RAM 論理アドレス 8000H ~ FFFFH (物理アドレス F8000H ~ FFFFFH)


; R1, R2, R3 領域は使用しない

LD A, 01FH

OUT (06H), A ;MMU の BBR4 レジスタに 1FH を設定

割り込み

KL5C80A16 内蔵の割り込みコントローラは Z80 のモード 2 割り込みに対応した 16 レベル [IR0 ~ IR15] の割り込み要求をサポートしています。[IR3, IR4, IR6 ~ IR13] は KL5C80A16 内蔵 I/O の割り込み専用になっており、[IR0 ~ IR2, IR5, IR14, IR15] が外部割り込み用として使用できます。



● [IR0] : パラレルポートの P20 と I/O ピンを共用しています。またシステム制御レジスタ SCR1 の設定により、内蔵のタイマ / カウンタ CH2 用の割り込みとしても使用できます。

● [IR1] : パラレルポートの P21 と I/O ピンを共用しています。またシステム制御レジスタ SCR1 の設定により、内蔵のタイマ / カウンタ CH3 用の割り込みとしても使用できます。

● [IR2] : パラレルポートの P20 と I/O ピンを共用しています。またシステム制御レジスタ SCR1 の設定により、内蔵のクロック同期シリアル CH1 用の割り込みとしても使用できます。

● [IR5] : パラレルポートの P21 と I/O ピンを共用しています。またシステム制御レジスタ SCR1 の設定により、内蔵の調歩同期シリアル CH1 用のブレーク / エラー割り込みとしても使用できます。

● [IR14] : パラレルポートの P22 と I/O ピンを共用しています。

● [IR15] : パラレルポートの P23 と I/O ピンを共用しています。

CAT68K バスからの割り込み信号 IRQ1* ~ IRQ3* は JP5 の設定で [IR0, 2], [IR1, 5], [IR14], に入力することができます。CAT68K バスの割り込み信号は負論理ですので KL5C80A16 のシステム制御レジスタ SCR1 には「反転して入力する」を設定して下さい。また CAT68K バスに接続する拡張ボードによっては一つの割り込み信号線に複数の割り込み要求が接続されますので、KL5C80A16 の LER レジスタはレベル入力モードに設定して、割り込み要求元をポーリングで確定するようにして下さい。

【 JP5 】 KL5C80A16の端子87, 88, 89の接続先選択

| ジャンパー番号 | | A | B |
|---------|----------------------|-----------|----------|
| 1 | 端子87 (P22/IR14)の接続先 | CN2のP22ピン | バスのIRQ3* |
| 2 | 端子88 (P21/IR1,5)の接続先 | CN2のP21ピン | バスのIRQ2* |
| 3 | 端子89 (P20/IR0,2)の接続先 | CN2のP20ピン | バスのIRQ1* |

(設定例) ・端子87にCN2のP22ピンを接続
(パラレルI/O、又はCN2からの割り込み入力として使用)

・端子88にCN2のP21ピンを接続
(パラレルI/O、又はCN2からの割り込み入力として使用)

・端子89にバスのIRQ1*信号を接続

パラレル入出力

パラレル I/O として KL5C80A16 内蔵の 8 ビットパラレル I/O が 4 ポート使用できます。これらのパラレル I/O は IC (KL5C80A16) の入出力端子を他の機能と共用していますので注意して下さい。

次図のように各 I/O 信号は KL5C80A16 の信号がそのまま入出力コネクタの CN2 に接続されています。尚、出力専用の P00 ~ P03 以外の信号は 4.7K Ω でプルアップされています。

● [P00 ~ P03] : 出力専用です。

P01 ~ P03 はタイマ / カウンタの OUT1 ~ OUT3 と I/O ピンを共用しています。

尚、P00 と P01 は A/D コンバータとのインターフェースに使用しており、コネクタには出力されていません。

● [P04 ~ P07] : 入力専用です。

タイマ / カウンタの GATE0 ~ GATE3 と I/O ピンを共用しています。

● [P10 ~ P17] : 1 ビット単位で入出力の設定ができます。

P10 はクロック同期シリアル CH1 と I/O ピンを共用しています。

● [P20 ~ P27] : 1 ビット単位で入出力の設定ができます。


P20 ~ P22 は割り込み入力が可能で、この信号を入出力コネクタ CN2 に接続するかバスコネクタの IRQ1* ~ IRQ3* に接続するかを 1 ビットごとに選択できます。設定は JP5 で行います。(割り込みの説明を参照下さい)

P27 はマスク不能割り込み (NMI*) 入力としても使用できます。

● [P30 ~ P37] : 1 ビット単位で入出力の設定ができます。P31, P32, P35, P36 は調歩同期シリアル CH1 と I/O ピンを共用しており、どちらで使用するかを JP4 で設定する必要があります。(調歩同期シリアルインターフェースの説明を参照下さい)

P33, P37 はそれぞれクロック同期シリアル CH1 の TXS1, RXS1 信号と I/O ピンを共用しています。

■ KL5C80A16 入出力周りの回路図



▼印はプルアップ抵抗です
 RS232ドライバー：MAX208又は相当品
 RS422, 485ドライバー：SN751178又は相当品

タイマ/カウンタ

KL5C80A16 内蔵の 8 ビットプリスケラ付きの 16 ビットタイマ/カウンタが 4 チャンネル使用できます。KL5C80A16 の GATE0 ~ GATE3、OUT0、OUT2、OUT3 の信号がそのまま入出力コネクタの CN2 に接続されています。OUT0 出力ピンは他の機能と共用ではありませんので常時使用可能ですが、OUT2、OUT3 はパラレル I/O の P02、P03 と I/O ピンを共用していますのでこれらの信号を使用する場合は KL5C80A16 のシステム制御レジスタ SCR4 の設定が必要です。

OUT1 はパラレル I/O の P01 として A/D コンバータとのインターフェースに使用していますので、タイマ出力としては使えません。(上の図を参照下さい)

各チャンネルは GATE 入力端子から外部クロックのカウントが可能です。またタイマ/カウンタの CH3 からの割込み要求をシステム制御レジスタ SCR3 の設定により NMI に接続できますので、ウォッチドッグタイマとして CPU の暴走による誤動作を検出することが可能です。

クロック同期シリアル I/O

KL5C80A16 内蔵のクロック同期シリアルは 2 チャンネルありますが、チャンネル 0 は A/D コンバータとのインターフェースに使用しており入出力用コネクタに接続されていませんので、汎用的に使用することはできません。チャンネル 1 は使用できますが各信号 (TXS1、RXS1、SCK1) が I/O ピンをパラレル I/O と共用していますので KL5C80A16 のシステム制御レジスタ SCR4 の設定が必要です。キャラクタ長は 8 ~ 16 ビットが指定可能で転送方向は LSB/MSB を選択できます。ボーレートは外部クロックを使用する場合は最大 5Mbps で内部クロックを使用する場合は 921.6Kbps となります。(左の図を参照下さい)

調歩同期シリアルインターフェース

KL5C80A16 内蔵の調歩同期シリアル 2 チャンネルが使用できます。各チャンネルにはボーレートジェネレータが内蔵されています。

● [チャンネル 0] : RS232、RS422 (RS485) のインターフェースを JP6 の設定により選択できます。RS232 を選択時は TXD0、RXD0、RTS0、CTS0 の 4 つの信号をサポートしています。

RS422 (RS485) を選択時は通信線として (TXD0+, TXD0-)、(RXD0+, RXD0-) の二組の信号を使用できます。この時 KL5C80A16 の RTS0 信号はドライバ IC のイネーブル/ディセーブルをコントロールします。KL5C80A16 内蔵のコマンドレジスタ A の RTS ビットに "1" をセットするとドライバはイネーブルになり、"0" をセットするとディセーブルになります。


レシーバにはディセーブルの機能がありませんので、ドライバ出力とレシーバ入力を接続して 2 線式 (RS485) で使う場合は自分の送信データを自分で受信することになりますので、このような時は受信データの読み捨てが必要です。また、JP7 の設定により終端抵抗 150 Ω の接続有無を選択できます。(左の回路図を参照下さい)

<注記> KL5C80A16 の CTS0 信号を "LOW" レベルにしないと送信動作が出来なくなりますので、RS422 (RS485) で使用するにはコネクタ CN2 の RTS0 と CTS0 を必ず接続して下さい。


【 JP6 】 調歩同期シリアル CH0 のインターフェース選択

| 通信方式 | ジャンパー位置 |
|---------------|---------|
| RS232 | A |
| RS422 (RS485) | B |

・ RS232 で使用



・ RS422 (RS485) で使用



【 JP7 】 RS422 (RS485) の終端抵抗の有無選択

| 終端抵抗 | ジャンパー位置 |
|------------|---------|
| 無し | A |
| 有り (150 Ω) | B |

・ 終端抵抗無し



・ 終端抵抗有り (150 Ω)



● [チャンネル 1] : RS232 レベル又は TTL レベルで使用することができ、RS232 レベル時は TXD1、RXD1、RTS1、CTS1 の 4 信号が、TTL レベル時は前記信号及び DTR1、DSR1 がサポートされています。

尚このチャンネルの各信号はパラレルポートの P30 ~ P32、P34 ~ P36 信号と I/O ピンを共用していますのでシリアル I/O として使用するか、又はパラレル I/O として使用するかを、ジャンパー JP4 と KL5C80A16 のシステム制御レジスタ SCR2 の上位 4 ビットで次のように設定する必要があります。

システム制御レジスタ SCR2 の設定


| 使用方法 | SCR2 | | | |
|--|------|----|----|----|
| | D7 | D6 | D5 | D4 |
| シリアル I/O として使用しない (P30~P32、P34~P36は全て使用できる) | 0 | 0 | 0 | 0 |
| TXD1、RXD1のみ使用 (P32、P36は使用できない) | 0 | 0 | 0 | 1 |
| TXD1、RXD1、RTS1、CTS1を使用 (P31、P32、P35、P36は使用できない) | 0 | 0 | 1 | 0 |
| TXD1、RXD1、RTS1、CTS1、DTR1、DSR1を使用 (P30~P32、P34~P36は使用できない) | 0 | 0 | 1 | 1 |

【 JP4 】 の設定


| 使用方法 | JP4 | | | |
|--|-----|---|---|---|
| | 1 | 2 | 3 | 4 |
| 全てパラレルI/Oとして使用、又はシリアルI/OとしてTTLレベルで使用 | A | A | A | A |
| RS232レベルでTXD1, RXD1のみ使用 (P32, P36は使用できない) | B | A | B | A |
| RS232レベルでTXD1, RXD1, RTS1, CTS1を使用 (P31, P32, P35, P36は使用できない) | B | B | B | B |

(設定例)

・全てパラレルI/Oとして使用、又はシリアルI/OとしてTTLレベルで使用



・RS232レベルでTXD1, RXD1のみ使用 (P32, P36は使用できない)



A/D コンバータ

■ A/D コンバータの仕様

A/D コンバータ IC : AD7891-1 (アナログデバイセズ)

分解能 : 12 ビット (ノーマスコード)

チャンネル数 : 8 チャンネル (シングルエンド入力)

入力レンジ : ± 5V, ± 10V (チャンネル毎に設定可能)

相対精度 : ± 1LSB max

微分非直線性 : ± 1LSB max

正のフルスケール誤差 : ± 3LSB max

フルスケール誤差マッチング : ± 3/2LSB max

負のフルスケール誤差 : ± 3LSB max

ゼロ誤差 : ± 4LSB max

ゼロ誤差マッチング : 3/2LSB max

リファレンス電圧 : 2.5V

リファレンス電圧誤差 : VR1 の調整による

A/D 変換速度 : 1.6 μs max

トラック / ホールドのアクイジション時間 : 0.7 μs max

入力バッファ用 OP-amp : OPA4131 (日本パープブラウン)

(各チャンネル毎に入力バッファ OP-amp を使用)

入力抵抗 : 約 1M Ω

OP-amp オフセット電圧 : 1.5mV max

OP-amp ゲイン・バンド幅積 : 4MHz typ


OP-amp スルーレート : 10V/μs typ

OP-amp セトリング時間 (0.01%) : 2 μs typ

■ 制御レジスタへの書き込み、変換開始動作

制御レジスタへの書き込みは TFS* 信号を LOW レベルにしたあとで、6 個以上のシリアルクロック (SCLK) をデバイスに加えなければなりません。6 個のシリアルクロックの書き込みサイクルが終了する前に TFS* 信号が HI レベルに戻ると制御用レジスタには書き込んだデータが全く転送されないで、書き込みサイクルを最初からやり直さなければなりません。書き込みデータは 6 個目のシリアルクロックの立ち下がりによって制御レジスタにロードされ、SWCONV ビットが "1" であればアクイジション時間確保後に A/D 変換が開始されます。7 個目以降のクロックはすべて無視されます。又、書き込むシリアルデータ (DATA IN) は SCLK の立ち下がりエッジで有効なければなりません。


書き込み動作タイミング図



■ A/D コンバータ IC とのインターフェース

A/D コンバータ IC、AD7891-1 はパラレル又はシリアル・インターフェースの選択が可能ですが本ボードではシリアル・インターフェースで動作させています。

KL5C80A16 内蔵の「クロック同期シリアル I/O」のチャンネル 0 及び「パラレルポート 0」の下位 2 ビット (P00, P01) を使用して、AD7891-1 と図の様に接続しています。この為、A/D コンバータへのアクセスはクロック同期シリアル I/O のチャンネル 0 とパラレルポート 0 (P00, P01) を介して行うことになります。



■ A/D コンバータ IC の制御レジスタ

AD7891-1 の制御レジスタは 6 ビットで構成されており、電源投入時は全て "0" になります。制御レジスタの各ビットは次のように構成されています。

| MSB | | | | | |
|-----|----|----|--------|--------|--------|
| A2 | A1 | A0 | SWCONV | SWSTBY | FORMAT |

[A2, A1, A0] : アドレスビットです。内蔵マルチプレクサのチャンネル選択用で A2 が MSB, A0 が LSB です。A/D 変換するチャンネルをチャンネル 0 (AIN0) からチャンネル 7 (AIN7) の範囲で選択できます。

[SWCONV] : 変換動作開始ビットです。このビットに "1" を書き込むとトラック / ホールドアンプのアクイジション時間を確保後トラック / ホールドアンプがホールドモードになり、A/D 変換動作が開始されます。一連の変換動作が終了すると、再びこのビットに "1" が書き込まれるまで A/D 変換動作は行われません。("1" を書き込む前に "0" を書き込む必要はありません)

[SWSTBY] : このビットに "1" を書き込むと AD7891-1 はスタンバイモードになり消費電力が低減されます。"0" を書き込むと通常の動作モードに戻りますが、この時ウェークアップ時間として 2 ~ 3mSEC 掛かります。(通常このビットを "1" にする必要はありません)

[FORMAT] : A/D 変換の出力データフォーマットを指定します。このビットに "0" を書き込むと出力データのフォーマットは、ストレートバイナリーになります。"1" を書き込むと、2 の補数バイナリーになります。


■ 変換の終了チェック

本ボードでは、A/D変換の終了チェックは「クロック同期シリアルI/O」のステータスレジスタのBUSYビットで行います。AD7891-1の制御レジスタへの書き込みは「クロック同期シリアルI/O」の8ビットキャラクタ長(8シリアルクロック)で行います。AD7891-1は6個目のシリアルクロックの立ち下がりから、一連の変換動作を開始して2.3μSEC(MAX)後には変換を完了しています。いっぽう「クロック同期シリアルI/O」は8ビットキャラクタの転送を終了した時点(≒A/D変換の完了時点)で、ステータスレジスタのBUSYビットを“1”にして転送の終了を知らせますので、BUSYビットの“1”を確認することによりA/D変換の完了とすることができます。(AD7891-1には変換終了信号としてハード的にEOC*が有りますが、本ボードではこれを使用していません。又、AD7891-1は変換終了を示すソフトで読み出せるステータス情報を持っていません)

■ 変換データの読み出し

AD7891-1のRFS*信号をLOWにしたあとでシリアルクロック(SCLK)を与えると、変換データがDATA OUTラインから順次読み出されます。読み出されるデータは16ビットで構成されており、制御レジスタ内のFORMATビットを先頭にして、次にアドレスビットが3ビット、その後12ビットの変換データがMSBから順に転送されます。シリアルクロックの立ち上がりで読み出しデータ(DATA OUT)が更新されますので、シリアルクロックの立ち下がりエッジで安定したデータの読み込みができます。16ビットの読み出し動作が終了すると、SCLK又はRFS*の2つの信号の内どちらか早い方の立ち上がりエッジでDATA OUTラインがスリーステート状態になり、読み出し動作が終了します。

読み出し動作タイミング図



■ A/D変換の例

- CPUリセット時にはP00, P01に“1”を出力してTFS*, RFSをHIGHレベルにして下さい。
- クロック同期シリアルモードレジスタには8ビットキャラクタ長、MSB先頭、SST=1(シフトクロックの立上りで送信)、内部クロックを設定します。
- A/D変換データは、クロック同期シリアルキャラクタ長を16ビットに変更して読み出しを行います。

```
CKSROD EQU 030H ;クロック同期シリアル CHO データ
CKSROC EQU 031H ;クロック同期シリアル CHO モード、コマンド / ステータス
PO EQU 038H ;ポート0 データ
BITSET EQU 039H ;ビット操作コマンド
```


```
ENTRY A-レジスタ : A/D変換チャンネル指定 (0 ~ 7)
EXIT HL-レジスタ : A/D変換データ取得
```

```
ad_conv_::
RRCA ;変換CH -> BIT 7,6,5
RRCA ;変換指示, 2の補数モード
OR 14H ;A/D制御レジスタデータセーブ
LD B, A ;ここからA/D制御レジスタ書き込み
OUT (BITSET), A ;P00 RESET (TFS* = LOWレベル)
LD A, 72H ;8, MSB, 立上り送信, 内部クロック
OUT (CKSROC), A ;クロック同期シリアルモード設定
LD A, B ;A/D制御レジスタデータロード
OUT (CKSROD), A ;送信データセット
LD A, 02H ;送信インペブル
OUT (CKSROC), A ;送信インペブル
ad0: IN A, (CKSROC) ;ステータス読み込み
BIT 3, A ;BUSY BITチェック
JR Z, ad0 ;送信(変換)終了(BUSY="1")待ち
LD A, 01H ;P00 SET (TFS* = HIGHレベル)
OUT (BITSET), A ;ここからA/D変換データ読み込み
LD A, 02H ;P01 RESET (RFS* = LOWレベル)
OUT (BITSET), A ;16, MSB, 立下り受信, 内部クロック
OUT (CKSROC), A ;クロック同期シリアルモード設定
LD A, 03H ;受信インペブル
OUT (CKSROC), A ;受信インペブル
ad1: IN A, (CKSROC) ;ステータス読み込み
BIT 3, A ;BUSY BITチェック
JR Z, ad1 ;受信終了(BUSY="1")待ち
LD A, 03H ;P01 SET (RFS* = HIGHレベル)
OUT (BITSET), A ;下位8ビット読み出し
IN A, (CKSROD) ;上位8ビット読み出し
LD L, A ;4ビットMASK
IN A, (CKSROD) ;負データのチェック
AND 0FH ;負データを16BITに拡張
BIT 3, A
JR Z, ad2
OR 0FOH
ad2: LD H, A
RET
```

■ A/Dコンバータの入力レンジ設定

入力レンジはJP8により±5V又は±10Vをチャンネル毎に設定できます。JP8のA側をジャンパーすると±10Vレンジになり、B側をジャンパーすると±5Vレンジになります。

次図の設定では0~2チャンネル(AIN0~AIN2)と5~7チャンネル(AIN5~AIN7)が±10Vレンジで、3及び4チャンネル(AIN3, AIN4)が±5Vレンジになります。



■ アナログ入力、変換データの対応表

| ±5Vレンジ | ±10Vレンジ | 変換データ(HEX) | |
|----------|-----------|------------|----------|
| | | ストレートバイナリ | 2の補数バイナリ |
| +4.9976V | +9.9951V | FFF | 7FF |
| +4.9951V | +9.9902V | FFE | 7FE |
| +4.9927V | +9.9854V | FFD | 7FD |
| | | | |
| +2.5000V | +5.0000V | C00 | 400 |
| | | | |
| +0.0024V | +0.0049V | 801 | 001 |
| 0.0000V | 0.0000V | 800 | 000 |
| -0.0024V | -0.0049V | 7FF | FFF |
| | | | |
| -2.5000V | -5.0000V | 400 | C00 |
| | | | |
| -4.9951V | -9.9902V | 002 | 802 |
| -4.9976V | -9.9951V | 001 | 801 |
| -5.0000V | -10.0000V | 000 | 800 |

- ±5Vレンジの1LSBは2.4414mVです。
- ±10Vレンジの1LSBは4.8828mVです。

(補足) VR1は基準電圧調整用ボリュームで出荷時には基準電圧が2.50Vになる様に調整してありますが、VR1でこの電圧を2.56Vにすることによりアナログ入力レンジを±5.12V(±10.24V)に変更できます。基準電圧はAD7891-1の3番ピンで確認できます。

■ A/D 変換時間について

AD7891-1 自体のトータル変換時間は 2.3 μ SEC (A/D 変換時間 1.6 μ SEC + アクイジション時間 0.7 μ SEC) ですが、制御レジスタ書き込み・データ読み出しに必要とするシリアル通信時間及びソフトのオーバーヘッド時間を考慮すると、実質的な変換時間は少なくとも 40 μ SEC 程度が必要になります。

カレンダー機能 (オプション)

カレンダー機能 IC としてエプソン製の RTC62421 を U10 の IC ソケットに実装できます。日付、時間管理が必要な場合に利用して下さい。尚、カレンダー機能 IC の STD. P 出力はどこにも接続されていないので、カレンダー機能を利用して割込み要求を発生することはできません。

リセット

電源電圧監視 IC により次に示す各状態でリセット信号を発生します。リセット信号はリセット発生条件解除後、約 100msec 保持されます。

- パワー ON リセット：電源投入時に発生
- 電圧低下：5V ラインが約 4.2V 以下になった時に発生
- 外部リセット入力：マニュアル用リセットで CN4 の RESET-IN 信号を LOW レベルにした時に発生

データのバックアップ

コネクタ CN3 にバックアップ用電池を接続することにより、RAM およびカレンダー機能 IC のデータをバックアップできます。カレンダー機能 IC はバックアップ中も計時動作を行いません。

また、ボード上にスーパーキャパシタが実装されていますので電池交換時等の短時間バックアップが可能です。(約 10 分～5 時間程度：温度条件等により異なる)

尚、プログラム領域のメモリに RAM を実装した場合はこの RAM もバックアップされます。

- 1 次電池によるバックアップ (充電できません)
3 ~ 4.5V の範囲の電池を使用してください。容量、性能的にリチウム電池が最適です。

(CN3-2) に電池のプラス (+) 側を接続。

(CN3-1) に電池のマイナス (-) 側を接続。

- 2 次電池によるバックアップ (充電できます)
2.4V/100mAh または 3.6V/50mAh のニッケルカドミウム電池を使用してください。ボードに通電中は 2.4V タイプ使用時は約 3mA、3.6V タイプ使用時は約 1.2mA で常に充電され、フル充電には約 50 ~ 60 時間かかります。(サンヨー製の N-SB2 (2.4V/90mAh) または N-50SB3 (3.6V/45mAh) が最適です。)

(CN3-3) に電池のプラス (+) 側を接続。

(CN3-1) に電池のマイナス (-) 側を接続。

- バックアップ可能時間は、以下のように計算できます。

$$T = \frac{B \times 1000}{I_m + I_t + I_b} \quad (\text{h})$$

T: バックアップ時間 (h)

B: 電池の容量 (mAh) I_t: カレンダー IC の保持電流 (μA)

I_m: メモリ保持電流 (μA) I_b: バッテリーの自己放電電流 (μA)

(計算例) 2000mAh のリチウム電池でカレンダー IC と RAM をバックアップする場合。(Ta=0~40°C)

B = 2000 (mAh) I_t = 15 (μA)

I_m = 3 (μA) I_b = 3 (μA)


$$\frac{2000 \times 1000}{3 + 15 + 3} = 95238 (\text{h}) \approx 3968 (\text{日}) \quad [\text{約}10\text{年}]$$

バグファインダー

ボード上のコネクタ CN4 にバグファインダアダプタ用の信号が接続されていますのでバグファインダ BF3000 によるデバッグができます。バグファインダによるデバッグではメモリ空間、I/O 空間、割込みに対する制限を全く受けることはありません。また、プログラム領域のメモリに RAM を使用する事によりプログラムのダウンロードも可能となります。ノーマルモードとバグファインダ Boot-on-RAM モードの切替は JP3 で行います。

【 JP3 】 CPU の動作モード選択

| CPUの動作 | ジャンパー位置 |
|-------------------------|---------|
| ノーマルモード | A |
| バグファインダ Boot-on-RAM モード | B |



I/O アドレス

本 CPU ボード内では I/O アドレスの 00H ~ 5FH が使用または予約済となっています。外部周辺ボードでは I/O アドレスの 60H ~ FFH を使用して下さい。

KL5C80A16 内蔵 I/O アドレス (1/2)

| アドレス | 内容 | |
|--------|---------------------|-----------------------|
| 00H | MMU | BBR1 (境界/ベースレジスタ 1) |
| 01H | | BR1 (ベースレジスタ 1) |
| 02H | | BBR2 (境界/ベースレジスタ 2) |
| 03H | | BR2 (ベースレジスタ 2) |
| 04H | | BBR3 (境界/ベースレジスタ 3) |
| 05H | | BR3 (ベースレジスタ 3) |
| 06H | | BBR4 (境界/ベースレジスタ 4) |
| 07H | BR4 (ベースレジスタ 4) | |
| 08~0FH | 川鉄予約 | |
| 10H | DMAC | チャンネル 0 B-PAR / C-PAR |
| 11H | | チャンネル 0 B-SAR / C-SAR |
| 12H | | チャンネル 0 B-BCR / C-BCR |
| 13H | | チャンネル 0 CR / SR |
| 14H | | チャンネル 1 B-PAR / C-PAR |
| 15H | | チャンネル 1 B-SAR / C-SAR |
| 16H | | チャンネル 1 B-BCR / C-BCR |
| 17H | チャンネル 1 CR / SR | |
| 18H | システム制御レジスタ | 川鉄予約 |
| 19H | | 川鉄予約 |
| 1AH | | 川鉄予約 |
| 1BH | | SCR0 |
| 1CH | | SCR1 |
| 1DH | | SCR2 |
| 1EH | | SCR3 |
| 1FH | SCR4 | |
| 20H | タイマ/カウンタ | CH0 カウンタ |
| 21H | | CH0 コントロールワード/ステータス |
| 22H | | CH1 カウンタ |
| 23H | | CH1 コントロールワード/ステータス |
| 24H | | CH2 カウンタ |
| 25H | | CH2 コントロールワード/ステータス |
| 26H | | CH3 カウンタ |
| 27H | CH3 コントロールワード/ステータス | |
| 28H | UART | RATE |
| 29H | | 川鉄予約 |
| 2AH | | CH0 送信/受信データ |
| 2BH | | CH0 コマンド/ステータス |
| 2CH | | CH1 送信/受信データ |
| 2DH | | CH1 コマンド/ステータス |
| 2EH | | 川鉄予約 |
| 2FH | 川鉄予約 | |
| 30H | クロック同期シリアル | CH0 送信/受信データ |
| 31H | | CH0 コマンド/ステータス |
| 32H | | CH1 送信/受信データ |
| 33H | | CH1 コマンド/ステータス |


KL5C80A16内臓I/Oアドレス (2/2)

| アドレス | 内容 | |
|------|----------------|---------------------|
| 34H | 割り込み コントローラ | LERL, PGRL / ISRL |
| 35H | | LERH, PGRH / ISRH |
| 36H | | IMRL |
| 37H | | IVR, IVRH / IMRL |
| 38H | パラレル ポート | ポート0 (P0) データ |
| 39H | | ポート0 (P0) ビット操作コマンド |
| 3AH | | ポート1 (P1) データ |
| 3BH | | ポート1 (P1) 方向制御レジスタ |
| 3CH | | ポート2 (P2) データ |
| 3DH | | ポート2 (P2) 方向制御レジスタ |
| 3EH | | ポート3 (P3) データ |
| 3FH | | ポート3 (P3) 方向制御レジスタ |

増設I/Oアドレス

| アドレス | 内容 | |
|-----------------|---------------------|----------------|
| 40H | カレンダーIC RTC62421 | S1 1秒桁レジスタ |
| 41H | | S10 10秒桁レジスタ |
| 42H | | M11 1分桁レジスタ |
| 43H | | M110 10分桁レジスタ |
| 44H | | H1 1時桁レジスタ |
| 45H | | H10 10時桁レジスタ |
| 46H | | D1 1日桁レジスタ |
| 47H | | D10 10日桁レジスタ |
| 48H | | MO 1月桁レジスタ |
| 49H | | M10 10月桁レジスタ |
| 4AH | | Y1 1年桁レジスタ |
| 4BH | | Y10 10年桁レジスタ |
| 4CH | | W 週レジスタ |
| 4DH | | CD コントロールレジスタD |
| 4EH | | CE コントロールレジスタE |
| 4FH | | CF コントロールレジスタF |
| 50H 5FH | 全て予約 | |

入出力コネクタのピン配列



コネクタをボードの外側から見た図

【 CN1 】ピン配列

| 信号名 | ピンNO. | | 信号名 |
|------|-------|----|-----|
| A1N0 | 1A | 1B | GND |
| A1N1 | 2A | 2B | GND |
| A1N2 | 3A | 3B | GND |
| A1N3 | 4A | 4B | GND |
| A1N4 | 5A | 5B | GND |
| A1N5 | 6A | 6B | GND |
| A1N6 | 7A | 7B | GND |
| A1N7 | 8A | 8B | GND |

● A1N0~A1N7はA/Dコンバータのアナログ信号入力です。

【 CN2 】ピン配列

| 信号名 | ピンNO. | | 信号名 |
|--------------|-------|-----|--------------|
| 5V | 1A | 1B | GND |
| P02 / OUT2 | 2A | 2B | P03 / OUT3 |
| P04 / GATE0 | 3A | 3B | P05 / GATE1 |
| P06 / GATE2 | 4A | 4B | P07 / GATE3 |
| P10 / SCK1 | 5A | 5B | P11 |
| P12 | 6A | 6B | P13 |
| P14 | 7A | 7B | P15 |
| P16 | 8A | 8B | P17 |
| P20 / IRO, 2 | 9A | 9B | P21 / IR1, 5 |
| P22 / IR14 | 10A | 10B | P23 / IR15 |
| P24 | 11A | 11B | P25 |
| P26 | 12A | 12B | P27 / NMI |
| P30 / DTR1 | 13A | 13B | P31 / RTS1 |
| P32 / TXD1 | 14A | 14B | P33 / TXS1 |
| P34 / DSR1 | 15A | 15B | P35 / CTS1 |
| P36 / RXD1 | 16A | 16B | P37 / RXS1 |
| 5V | 17A | 17B | GND |
| OUT0 | 18A | 18B | GND |
| TXD0 | 19A | 19B | RXD0 |
| RTS0 | 20A | 20B | CTS0 |
| GND | 21A | 21B | TXD1 |
| RXD1 | 22A | 22B | RTS1 |
| CTS1 | 23A | 23B | GND |
| TXD0+ | 24A | 24B | TXD0- |
| RXD0+ | 25A | 25B | RXD0- |

● 13A, 13B, 14A, 15A, 15B, 16Aに割り付けられているシリアルI/Oの信号 (DTR1, RTS1, TXD1, DSR1, CTS1, RXD1) は、全てTTLレベルです。19A~23AのシリアルI/O信号はRS232レベルです。24A~25BのシリアルI/O信号はRS422 (RS485) レベルです。

【 CN3 】ピン配列及び機能説明

| ピンNo. | 信号名 | 機能 |
|-------|---------|--------------------|
| 1 | GND | 電池のマイナス(-)側を接続します |
| 2 | BAT1-IN | 1次電池のプラス(+)側を接続します |
| 3 | BAT2-IN | 2次電池のプラス(+)側を接続します |

【 CN4 】ピン配列及び機能説明

| ピンNo. | 信号名 | 機能 |
|-------|----------|---|
| 1 | BFS10 | バグファインダ用のシリアルデータ信号 |
| 2 | CLK | バグファインダ用クロック (7.3728MHz) |
| 3 | 5V | バグファインダ用5V電源出力 |
| 4 | GND | |
| 5 | RESET-IN | リセット入力 (RESET-INをGNDレベルにするとシステムリセット状態になります) |
| 6 | GND | |

【 CN5 】ピン配列及び機能説明

| ピンNo. | 信号名 | 機能 |
|-------|-----|-----------------------------------|
| 1 | GND | 本ボードを単体で使用する場合はこのコネクタより電源を供給して下さい |
| 2 | 5V | |

入出力コネクタの型番

■ 入出力コネクタCN1, CN2の型番 (オムロン製)

| 名称 | CN1型番 | CN2型番 | 備考 |
|-----------------|-------------|-------------|--------|
| ヘッダー (基板側) | XG4C-1634 | XG4C-5034 | |
| ソケット+ストレイプリリーフ | XG4M-1630-T | XG4M-5030-T | 付属品 |
| 2列ソケット (バラ線圧接用) | XG5M-1632-N | XG5M-5032-N | AWG24用 |
| セミカバー (バラ線圧接用) | XG5S-0801 | XG5S-2501 | |
| ロックレバー | XG4Z-0002 | | |

■ 入出力コネクタCN3, CN4, CN5の型番 (日本圧着端子製)

| 名称 | CN3型番 | CN4型番 | CN5型番 | 備考 |
|-----------|---------------|--------|--------|-----------|
| ポスト (基板側) | S3B-EH | B6B-EH | B2B-EH | |
| ハウジング | EHR-3 | EHR-6 | EHR-2 | 付属品 |
| コンタクトピン | BEH-001T-P0.6 | | | AWG22~30用 |

注意

本製品は取扱いを間違えたり不適切な状態で使用されますと部品が破損したり、発火する可能性があります危険ですので以下の注意事項を必ずお守り下さい。

- 電源の極性を逆に接続したり、使用範囲外の電圧を加えたりしないで下さい。
- 各種出力信号、入出力双方向信号を電源やグランドに直接接続したり、過負荷で使用しないで下さい。
(必ず適正な負荷範囲内で使用して下さい。)
- サージ電圧、ノイズ等の発生が予想される機器、部品等の近くで使用する場合は、発生源に十分なノイズ対策を行って下さい。
- 本製品は部品や部品のリード線がそのまま露出していますので指などに怪我をしないように取扱いには注意して下さい。
- 当社製品は、人命にかかわるような状況下や、極めて高い信頼性が要求される用途の製品・設備に組込まれることを目的として設計、製造されたものではありません。



エーワン株式会社 FAX(0568)85-8501 <http://www.aone.co.jp/cat/>
〒486-0852 愛知県春日井市下市場町6-9-20

(CAT68803-8)