SH−2 使用ピンおよび制限一覧表(1/2)
CPU名称 7044
7045
7144
7145


調歩選可
7046
7047




調歩選可
7050
7051



調歩選可
7055
7055S
7058

7058S

調歩選可
7083
7085

7146
7147*2
7149

調歩選可
7124
7125




調歩同期
 
RXD RxD1 RXD3 RxD1 RxD1 RxD1(PA3) RxD1(PA3)  
TXD TxD1 TXD3 TxD1 TxD1 TxD1(PA4) TxD1(PA4)  
SCK SCK1*3 SCK3*3 SCK1*3 SCK1*3 SCK1(PA5)*3 なし   
FWE FWP FWP FWE FWE FWE FWE   
NMI NMI NMI NMI NMI NMI NMI   
RESET RES RES RES RES RES RES   
接続図例 接続例20 接続例21 接続例22 接続例22 接続例22 接続例23   
デバッガI/F BOOT BOOT BOOT BOOT BOOT BOOT   
ファーム(モニタ)エリア 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF   
スタック方式【使用スタック】
スタック方式【静的使用】
96バイト 96バイト 96バイト 96バイト 96バイト 96バイト    
なし なし なし なし なし なし    
固定番地【使用スタック】
固定番地【静的使用】
 
12バイト 12バイト 12バイト 12バイト 12バイト 12バイト    
128バイト 128バイト 128バイト 128バイト 128バイト 128バイト    
占有割込みベクタ NMI
UBCブレーク

トラップ 62
トラップ 63
NMI
UBCブレーク

トラップ 62
トラップ 63
NMI
UBCブレーク

トラップ 62
トラップ 63
NMI
UBCブレーク

トラップ 62
トラップ 63
NMI
UBCブレーク

トラップ 62
トラップ 63
NMI
UBCブレーク

トラップ 62
トラップ 63
  
CPU設定で例外処理通知するに設定した場合の使用割込みベクタ
一般不当
スロット不当
CPUアドレスエラー
DMACアドレスエラー
一般不当
スロット不当
CPUアドレスエラー
DMACアドレスエラー
一般不当
スロット不当
CPUアドレスエラー
DMACアドレスエラー
一般不当
スロット不当
CPUアドレスエラー
DMACアドレスエラー
一般不当
スロット不当
CPUアドレスエラー
DMACアドレスエラー
一般不当
スロット不当
CPUアドレスエラー
DMACアドレスエラー
  
リセットベクタ値 0x1000以上 0x1000以上 0x1000以上 0x1000以上 0x1000以上 0x1000以上   
リセット時ソフトタイマ 推奨 推奨 推奨 推奨 推奨 推奨   
割込モード設定条件 なし なし なし なし なし なし  
UBCのプライオリティ指定 15 15 15 15 15 15  
ユーザ のプライオリティ指定 14 以下 14 以下 14 以下 14 以下 14 以下 14 以下  
トレース/ステップ 実行 ソフト判定 ソフト判定 ソフト判定 ソフト判定 ソフト判定 ソフト判定  
Cトレース/ステップ実行 ソフト判定 ソフト判定 ソフト判定 ソフト判定 ソフト判定 ソフト判定  
ブレーク方式 フェッチ フェッチ フェッチ フェッチ フェッチ フェッチ   
ハードブレークポイント数 1 1 1 1 2 2    
データブレーク機能 なし なし なし なし あり(2) あり(2)    
ブレークシーケンス機能 なし なし なし なし あり あり    
ブレーク回数指定 なし なし なし なし あり あり    
分岐トレース機能 なし なし なし なし なし なし    
ハードブレークトリガ出力機能 なし あり なし あり なし なし   
オンザフライの処理方式 割込可能 割込可能 割込可能 割込可能 割込可能 割込可能  
ソフトブレーク(RAM)機能 8点 8点 8点 8点 8点 8点    
ソースブレーク使用 可能 可能 可能 可能 可能 可能    
ソースブレーク通過設定数 16 16 16 16 16 16    
ソースブレーク時のRAM使用 64バイト 64バイト 64バイト 64バイト 64バイト 64バイト    
PUTCH使用 可能 可能 可能 可能 可能 可能    
内蔵RAM設定条件 有効 有効 有効 有効 有効 有効   
FPU(浮動小数点) なし なし なし ReadOnly なし なし    
NMIエッジ設定条件 立下り 立下り 立下り 立下り 立下り 立下り   
NMIユーザ使用(デバッグ時) 不可 不可 不可 不可 不可 不可   
ウォッチドッグ使用(デバッグ時) 可能 可能 可能 可能 可能 可能   
RESET信号 使用 使用 使用 使用 使用 使用   
シミュレーション機能 可能 可能 可能 可能 可能 可能   
CPU名称 7044
7045
7144
7145

調歩選可
7046
7047



調歩選可
7050
7051




調歩選可
7055
7055S
7058

7058S(B)

調歩選可
7083
7085
7146
7147
7149
調歩選可
7124
7125



調歩同期
  

SH−2・A 使用ピンおよび制限一覧表(2/2)
CPU名称 7047
7083
7085

7137
7146(R)
7149(R)
7124
7125

 
7144
7145
(SH-2A)
7211

7216
7262
7264
7266
7267

7268
7269
7286
 
   
RXD TDI TDI TDI TDI TDI    
TXD TDO TDO TDO TDO TDO    
SCK TCK TCK TCK TCK TCK     
FWE TMS TMS TMS TMS TMS     
NMI TRST TRST TRST TRST TRST     
RESET RES RES RES RES RES     
接続図例 接続例24 接続例25 接続例25 接続例26 接続例27     
デバッガI/F H-UDI H-UDI H-UDI H-UDI H-UDI     
ファーム(モニタ)エリア 別空間 別空間 別空間 別空間 別空間    
スタック方式【使用スタック】
スタック方式【静的使用】
       
      
固定番地【使用スタック】
固定番地【静的使用】
 
不要 不要 不要 不要 4バイト     
別空間 別空間 別空間 別空間 別空間      
占有割込みベクタ ベクタ8(KEY)
ベクタ14(FW)
ベクタ14(FW)
ベクタ16(KEY)
ベクタ14(FW)
ベクタ16(KEY)
ベクタ8(KEY)
ベクタ14(FW)
[7211]
[7216]
ベクタ14(FW)
ベクタ21(KEY)
[7286]
ベクタ14(FW)
ベクタ16(KEY)

[7262]
[7264]
[7266]
[7267]
[7268]
[7269
なし
   
デバッガから例外処理通知 不可 不可 不可 不可 不可    
リセットベクタ値 0x400以上 0x400以上 0x400以上 0x400以上 0x800以上    
リセット時ソフトタイマ 不要 推奨(1ms) 推奨(1ms) 不要 推奨(1ms)    
割込モード設定条件 なし なし なし なし なし    
UBCのプライオリティ指定 なし なし なし なし なし    
ユーザ のプライオリティ指定 なし なし なし なし なし    
トレース/ステップ 実行 ソフト判定 ソフト判定 ソフト判定 ソフト判定 ソフト判定    
Cトレース/ステップ実行 ソフト判定 ソフト判定 ソフト判定 ソフト判定 ソフト判定    
ブレーク方式 フェッチ フェッチ フェッチ フェッチ フェッチ    
ハードブレークポイント数 4 4 10 4 10    
データブレーク機能 あり(4) あり(2) あり(2) あり(4) あり(2)    
ブレークシーケンス機能 あり あり あり あり あり    
ブレーク回数指定 あり(1) あり(1) あり(1) あり(1) あり(1)    
分岐トレース機能 なし 8点 8点 なし 512点    
実行時間の計測 なし 可能
7137不可
なし なし 可能    
ハードブレークトリガ出力機能 なし なし なし なし なし    
オンザフライの処理方式 停止後実行 停止後実行 停止後実行 停止後実行 停止後実行    
ソフトブレーク(RAM)機能 8点 8点 8点 8点 8点    
ソースブレーク使用 不可 不可 不可 不可 不可    
ソースブレーク通過設定数    
ソースブレーク時のRAM使用    
PUTCH使用 不可 不可 不可 不可 不可    
内蔵RAM設定条件 有効 有効 有効 有効 有効    
FPU(浮動小数点) なし なし なし なし なし
[7216]
[7264]
[7266]
[7267]
[7268]
[7269]
ReadOnly
   
NMIエッジ設定条件 不要 不要 不要 不要 不要    
NMIユーザ使用(デバッグ時) 可能 可能 可能 可能 可能    
ウォッチドッグ使用(デバッグ時) 可能 可能 可能 可能 可能    
RESET信号 遷移使用 遷移使用 遷移使用 遷移使用 遷移使用    
シミュレーション機能 可能 可能 可能 可能 可能    
CPU名称 7047
7083
7085
7137
7146(R)
7149(R)
7124
7125
 
7144
7145

(SH-2A)
7211
7216
7262
7264
7266
7267
7268
7269
7286
 
   
このデバッガは、CPUに内蔵したユーザブレークコントローラ(UBC)を利用していますのでブレークの制限事項は、UBC仕様に準拠しています。(H-UDI仕様は除く)
SH7046の場合、RXD3(PA8) TXD3(PA9) SCK3(PA11)を使用します。
CPU設定にてリセット遅延防止タイマ200ms不要設定にしますと20usタイマになります。
RESET信号の「遷移使用」とは、エミュレーションモード遷移の動作時のみRESET信号を使用します。その他のリセット操作は内部コマンド等により処理します。
オンザフライ方式の「直接メモリ」とは、メモリのアクセスに限りブレークせず情報を取得する方式です。
オンザフライ方式の「割込可能」とは、デバッグ環境の設定により通信割込みを使用する方式です。
オンザフライ方式の「停止後実行」とは、強制ブレークにより情報を取得後実行させる方式です。
*2 CPU設定にて、SCI0側使用に設定できます。 RcD0(PE1) TxD0(PE2) SCK0(PE3)を使用します。
*3 調歩同期に選択した場合は、未使用になります。