|
1.ユーザ側での準備項目 |
・ |
MCU動作モードは、(4,7)の時にデバッグ機能選択端子[EMLE]をHIGHレベルにした時にデバッグ可能となります。 |
・ |
ユーザプログラムの開始アドレスは、0x200番地以上にして下さい。 |
・ |
メモリマップ
|
内蔵ROM終了アドレス |
内蔵RAM |
ファーム使用アドレス |
H8S/2424_5 |
0x1FFFF |
全開放 |
0xFE8000(4KB) |
H8S/2424_8 |
0x3FFFF |
全開放 |
0xFE8000(4KB) |
H8S/2424_9 |
0x3FFFF |
全開放 |
0xFE8000(4KB) |
H8S/2425_5 |
0x5FFFF |
全開放 |
0xFD8000(4KB) |
H8S/2425_6 |
0x5FFFF |
全開放 |
0xFD8000(4KB) |
H8S/2425_8 |
0x7FFFF |
全開放 |
0xFD8000(4KB) |
H8S/2425_9 |
0x7FFFF |
全開放 |
0xFD8000(4KB) |
H8S/2426_5 |
0x1FFFF |
全開放 |
0xFE8000(4KB) |
H8S/2426_8 |
0x3FFFF |
全開放 |
0xFE8000(4KB) |
H8S/2426_9 |
0x3FFFF |
全開放 |
0xFE8000(4KB) |
H8S/2427_5 |
0x5FFFF |
全開放 |
0xFD8000(4KB) |
H8S/2427_6 |
0x5FFFF |
全開放 |
0xFD8000(4KB) |
H8S/2427_8 |
0x7FFFF |
全開放 |
0xFD8000(4KB) |
H8S/2427_9 |
0x7FFFF |
全開放 |
0xFD8000(4KB) |
H8S/2454_5 |
0x1FFFF |
全開放 |
0xFE8000(4KB) |
H8S/2454_8 |
0x3FFFF |
全開放 |
0xFE8000(4KB) |
H8S/2454_9 |
0x3FFFF |
全開放 |
0xFE8000(4KB) |
H8S/2456_5 |
0x1FFFF |
全開放 |
0xFE8000(4KB) |
H8S/2456_8 |
0x3FFFF |
全開放 |
0xFE8000(4KB) |
H8S/2456_9 |
0x3FFFF |
全開放 |
0xFE8000(4KB) |
|
|
2.使用制限事項
|
・ |
デバッグをするためには、MCUをエミュレーションモードにする必要があります。
エミュレーション−モード遷移の操作でエミュレーションモードにして下さい。 |
・ |
H-UDIの転送クロックは、CPU設定で1MHz〜6MHzの範囲で指定して下さい。 |
・ |
ファーム使用の割り込みベクタは次の通りでダウンロード時に自動セットされます。
(ベクタ14/15) |
・ |
リセットベクタ値は0x400以上とし、その番地にはスタックポインタ設定の命令を配置することを推奨します。 |
・ |
[trapa #3]の命令は、ユーザ側で使用しないで下さい。 |
・ |
上記ファーム使用アドレスは、デバッガが使用しています。ユーザはアクセスしないで下さい。 |
・ |
使用端子は、H-UDI用に占有・共有使用します。(E10A-USBに準拠)
(ETDI[P66] ETDO[WDTOVF] ETCK[P64] ETRST[P53] ETMS[P65])占有 (RST)共有 |
・ |
デバッグ機能選択端子[EMLE]をHIGHにする回路はEMLE出力を利用することができます。 |
・ |
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 |
・ |
フラッシュROMの書き換え時のPLLCRは、初期値にしています。 |
・ |
フラッシュメモリの書き換え可能マットはユーザーROMエリアのみです。 |
・ |
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 |
|
3.機能制限事項 |
・ |
レジスタのSP(スタックポインタ)・EXR・MACH・MACLは、リードオンリです。 |
・ |
ソフトウェアパーツの[PUTCH]は、使用する事が出来ません。 |
・ |
ソフトウェアパーツの[ソースブレーク]を有効にした場合は、分岐トレース機能を使用する事が出来ません。 |
|
4.ブレークに対する注意事項 |
・ |
実行後ブレーク固定です。 |
・ |
ロングワードデータ(long)は、ワードアクセスが2回連続して行われます。
下位側1ワードでブレークさせたい場合は、アクセスアドレスに+2をして指定して下さい。
例)
[long LoopCnt]が[1]になった時にブレークさせたい場合は、
[LoopCnt+2 MW 16bit 1]と指定して下さい。 |
|
5.H8S/2425,2427の特記事項 |
・ |
ユーザプログラム実行中にオンザフライ機能でメモリにアクセスしても一時停止しません。 |
|
6.ファーム起動時のMCUに対する設定 |
・ |
(PLLCR)の内容を退避後、アクティブモード(x1)に切り換え、ファーム終了時に退避データに戻します。 |
・ |
(TCSR)の内容を退避後、ウォッチドッグタイマを停止させ、ファーム終了時に退避データに戻します。 |
|
7.低消費電力モード状態の注意事項 |
・ |
低消費電力状態でブレークモード(モニタ実行)させますと低消費電力モードは解除されます。 |
|
8.ウォッチドッグタイマの注意事項 |
・ |
ブレークモード時(モニタ実行時)はウォッチドッグタイマを停止させ、復帰時(モニタ終了時)に開始時の状態に戻しています。 |
・ |
ユーザプログラムの実行中に周期サンプリングをしますとウォッチドッグタイマは停止します。 |
・ |
H-debuggerと送受信の通信が確立した時点でウォッチドッグタイマを停止させていますので、タイムUP周期を10ms以上に設定にして下さい。 |
|
9.その他の注意事項 |
・ |
H8S内部I/Oレジスタの中には、16,32ビットの指定ビットによるアクセス制限がついている場合があります。メモリセットコマンド等で内部I/Oレジスタアクセスする場合は、指定ビット長でアクセスして下さい。指定外ビット長でアクセスしますと間違った情報を得ることになります。 |
|
10.オンザフライ時のMCU停止時間の計測値 |
品種 |
H8S/2424,2426,2454,2456 |
H8S/2425,2427 |
コマンド |
停止時間 単位(msec) |
停止時間 単位(msec) |
CPU設定 |
割込みを使用しない |
割込みを使用する |
− |
デバッグI/F |
H-UDI |
H-UDI |
H-UDI |
割込み方式 |
− |
ブレーク割込み |
− |
割込みが使用できる条件 |
− |
なし |
− |
1バイトのメモリアクセス |
0.50 1バイト増毎に+0.06ms (MAX 128byte 8.3ms) |
0.25 バイト数に影響されない |
0.00(NonStop) バイト数に影響されない |
全レジスタ |
5.00 |
0.25 |
5.00 |
個別レジスタ(ERレジスタ) |
0.50 |
0.25 |
0.50 |
個別レジスタ(CCRレジスタ) |
0.50 |
0.25 |
0.50 |
個別レジスタ(PCレジスタ) |
0.50 |
0.25 |
0.50 |
1行の逆アセンブラ |
2.00 |
0.25 |
2.00 |
DI,EI.IntFlg(割込み系) |
5.00 |
5.00 |
5.00 |
ブレークポイントの設定 |
10.00 |
10.00 |
10.00 |
ブレークポイントの解除 |
10.00 |
10.00 |
10.00 |
停止時間の計測方法 |
計測方法なし |
計測方法なし |
計測方法なし |
*H8S/242x クロックが19.6608MHz時の実測値
|
|
|
<オンザフライ機能使用時の注意事項 割込み方式が「ブレーク割込み」の場合> |
・ |
BP(ブレークポイント)を張ってる状態で、オンザフライの自動実行とBP停止が同時に発生した場合、自動実行側が優先されます。 |
|