|
1.ユーザ側での準備項目 |
・ |
MCU動作モードは、「2」の時にデバッグ機能選択端子「FWE:HIGH」と「MD2:LOW」にした時にデバッグ可能となります。 |
・ |
ユーザプログラムの開始アドレスは、0x200番地以上にして下さい。 |
・ |
メモリマッップ
|
内蔵ROM終了アドレス |
内蔵RAM |
ファーム使用アドレス |
H8S/2166 |
0x7FFFF |
全開放 |
0xFF0000(2KB) |
H8S/2462 |
0x7FFFF |
全開放 |
0xFFB000(2KB) |
|
|
2.使用制限事項
|
・ |
デバッグをするためには、CPUをエミュレーションモードにする必要があります。
エミュレーション−モード遷移の操作でエミュレーションモードにして下さい。 |
・ |
このデバッガは、ソフトH-UDII制御をしています。ルネサス推奨転送クロックは、5MHz〜25MHzになっていますが、ソフト制御のため約1MHzで動作しています。 |
・ |
ファーム使用の割り込みベクタは下記の通りでダウンロード時に自動セットされます。
(ベクタ2・ベクタ15) |
・ |
リセットベクタ値は0x200以上とし、その番地にはスタックポインタ設定の命令を配置することを推奨します。 |
・ |
「trapa #3」の命令は、ユーザ側で使用しないで下さい。 |
・ |
上記表のファーム使用アドレスは、デバッガが使用しています。ユーザはアクセスしないで下さい。 |
・ |
使用端子は、H-UDI用に占有・共有使用します。(E10A-USBに準拠)
ETDI ETDO ETCK ETMS ETRST (RST)共有 |
・ |
デバッグ機能選択端子「MD2」と「FWE」をHIGH/LOWにする回路は、ユーザ側で準備して下さい。 |
・ |
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 |
・ |
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 |
|
3.機能制限事項 |
・ |
レジスタのSP(スタックポインタ)は、リードオンリです。 |
・ |
ソフトウェアパーツの「PUTCH」は、使用する事が出来ません。 |
・ |
ソフトウェアパーツの「ソースブレーク」を有効にした場合は、分岐トレース機能を使用する事が出来ません。 |
|
4.ブレークの注意事項 |
・ |
実行後ブレーク固定です。
|
・ |
ロングワードデータ(llongは、ワードアクセスが2回連続して行われます。
下位側1ワードでブレークさせたい場合は、アクセスアドレスに+2をして指定して下さい。
例)「long LoopCnt」が「1」になった時にブレークさせたい場合は、 「LoopCnt+2
MW 16bit 1」と指定して下さい。 |
|
5.ファーム起動毎時のCPUに対する設定 |
・ |
(SBYCR)設定値を退避後、高速モードに切換え、ファーム終了時に退避設定値の状態に戻します。 |
・ |
(TCSR0・1)設定値を退避後、ウォッチドッグタイマを停止させ、ファーム終了時に退避設定値の状態に戻します。 |
|
6.低消費電力モード状態の注意事項 |
・ |
低消費電力状態でブレークモード(ファーム起動)にさせますと低消費電力状態は解除されます。 |
|
7.ウォッチドッグタイマの注意事項 |
・ |
ブレークモード(ファーム起動)時は、ウォッチドッグタイマは停止します。 |
・ |
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 |
・ |
本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムUP周期を10ms以上にして下さい。 |
・ |
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 |
|
8.その他注意事項 |
・ |
H8S内部I/Oレジスタの中には、16,32ビットの指定ビットによるアクセス制限がついている場合があります。
メモリセットコマンド等で内部I/Oレジスタアクセスする場合は、指定ビット長でアクセスして下さい。
指定ビット長以外でアクセスしますと間違った情報を得ることになります。 |
|
9.オンザフライ時のCPU停止時間の計測値 |
コマンド |
停止時間 単位(msec) |
CPU設定 |
割込みを使用しない |
割込みを使用する |
デバッグI/F |
H-UDI |
H-UDI |
割込み方式 |
− |
ブレーク割込み |
割込みが使用できる条件 |
− |
なし |
1バイトのメモリアクセス |
0.50
1バイト増毎に+0.06ms
(MAX 128byte 8.3ms) |
0.25
バイト数に影響されない |
全レジスタ |
5.00 |
0.25 |
個別レジスタ(ERレジスタ) |
0.50 |
0.25 |
個別レジスタ(CCRレジスタ) |
0.50 |
0.25 |
個別レジスタ(PCレジスタ) |
0.50 |
0.25 |
1行の逆アセンブラ |
2.00 |
0.25 |
DI,EI.IntFlg(割込み系) |
5.00 |
5.00 |
ブレークポイントの設定 |
10.00 |
10.00 |
ブレークポイントの解除 |
10.00 |
10.00 |
停止時間の計測方法 |
計測方法なし |
計測方法なし |
*H8S/2166 クロックが8.25x4MHz時の実測値
|
<オンザフライ機能使用時の注意事項 割込み方式が「ブレーク割込み」の場合> |
・ |
BP(ブレークポイント)を張ってる状態で、オンザフライの自動実行とBP停止が同時に発生した場合、自動実行側が優先されます。 |
|