|
1.ユーザ側での準備項目 |
・ |
MCU動作モードは、(2,3)の時にデバッグ機能選択端子「DBGMD」をアサートした時にデバッグ可能となります。 |
・ |
ユーザプログラムの開始アドレスは、0x400番地以上にして下さい。 |
・ |
メモリマップ
|
内蔵ROM終了アドレス |
内蔵RAM
|
ファーム使用アドレス |
SH7047 |
0x3FFFF |
全開放 |
0xFFFF4000(2KB) |
SH7144 |
0x3FFFF |
全開放 |
0xFFFF4000(2KB) |
SH7145 |
0x3FFFF |
全開放 |
0xFFFF4000(2KB) |
|
|
2.使用制限事項 |
・ |
デバッグをするためには、CPUをエミュレーションモードにする必要があります。
エミュレーション−モード遷移の操作でエミュレーションモードにして下さい。 |
・ |
DMAコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。 |
・ |
このデバッガは、ソフトH-UDII制御をしています。ルネサス推奨転送クロックは、2MHz〜16MHzになっていますが、ソフト制御のため約1MHzで動作しています。 |
・ |
ファーム使用の割り込みベクタは下記の通りでダウンロード時に自動セットされます。
(ベクタ8 0x20〜0x23番地)
(ベクタ14 0x38〜0x3B番地) |
・ |
ベクタ0(リセット)値は0x400番地以上とし、ベクタ1(スタック)値は4の倍数の適正なスタック値を置いてください。
|
・ |
上記表のファーム使用アドレスは、デバッガが使用しています。ユーザはアクセスしないで下さい。 |
・ |
使用端子は、H-UDI用に占有・共有使用します。(E10A-USBに準拠)
TDI TDO TCK TRST TMS RST(共有) |
・ |
デバッグ機能選択端子「DBGMD」をアサート(デバッグ)/ネゲート(実チップ)にする回路は、ユーザ側で準備して下さい。
SH7047(DBGMD:アサート LOW FWP:LOW)
SH714x(DBGMD:アサート HIGH) |
・ |
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 |
・ |
RESET信号はH-debuggerから制御していますのでターゲット側は入力になります。
ただし、CPU設定でデバッガからのリセット出力を使用しないに設定しますと未接続で動作します。 詳細はこちらを御覧下さい。 |
・ |
RES,MRES,BREQ,WAIT端子のどれかがLOW状態でデバッガ起動またはブレークしますと正常動作しません。 |
・ |
この品種は、割り込みを使用したオンザフライとブレーク設定を併用して使用することができません。 |
・ |
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 |
|
3.機能制限事項 |
・ |
レジスタのSP(スタックポインタ)およびVBRは、リードオンリです。 |
・ |
ソフトウェアパーツの「PUTCH/ソースブレーク」は、使用する事が出来ません。(RAM上のソフトブレークは可能です。) |
|
4.ブレークに対する注意事項 |
・ |
実行前ブレーク固定です。 |
・ |
遅延分岐命令のスロット命令にブレークポイントを設定した場合、PC値は不当な値となります。
よって、遅延分岐命令のスロット命令にブレークポイントを設定しないで下さい。 |
・ |
遅延分岐命令の真/偽のアドレスが同一(実際はありえない)の場合で分岐先にブレークポイントを設定した場合、ブレーク割り込みが発生しない場合があります。必ず違うアドレスになる様にして下さい。 |
|
5.SH7144/7145固有の特記事項 |
・ |
ある一定期間に出荷された品種に限り、最初に全消去されていないとエミュレーションモードに遷移できないデバイスがあります。(識別不可) |
|
6.ファーム実行毎時のCPUに対する設定 |
・ |
(TCSR)設定値を退避後、ウォッチドッグタイマを停止させ、ファーム終了時に退避設定値の状態に戻します。 |
|
7.低消費電力モード状態の注意事項 |
・ |
低消費電力状態でブレークモード(モニタ実行)にさせますと低消費電力状態は解除されます。 |
|
8.ウォッチドッグタイマの注意事項 |
・ |
ブレークモード(モニタ実行)時は、ウォッチドッグタイマは停止します。 |
・ |
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 |
・ |
デバッグ中にウォッチドッグタイマのタイムUPリセットになりますとリセットホールド状態になります。
解除するには「Break」もしくは「RstMon」PBを押下して下さい。
|
・ |
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 |
|
9.その他の注意事項 |
・ |
SH-2の内部I/Oレジスターは、種類によって8,16,32ビットアクセス用とビット長により制限がついています。
メモリセットコマンド等で、内部I/Oレジスターアクセスする場合は、指定ビット長でアクセスして下さい。
指定外ビット長でアクセスしますと,間違った情報を得ることになります。 |
・ |
MSTCR2レジスタのMSTP2(H-UDI)を「1」にしないで下さい。 |
・ |
内蔵RAMを無効設定にしないで下さい。(MSTP27:1 RAME:0にすると無効になる。) |
|
10.オンザフライ時のCPU停止時間の計測値 |
コマンド |
停止時間 単位(msec) |
CPU設定 |
割込みを使用しない |
割込みを使用する |
デバッグI/F |
H-UDI |
H-UDI |
割込み方式 |
− |
ブレーク割込み |
割込みが使用できる条件 |
− |
ブレークポイントがない状態 |
1バイトのメモリアクセス |
0.50
1バイト増毎に+0.05ms
(MAX 128byte 7.7ms)
|
0.30
バイト数に影響されない |
全レジスタ |
4.50 |
0.30 |
個別レジスタ(Rレジスタ) |
0.40 |
0.30 |
個別レジスタ(SRレジスタ) |
0.40 |
0.30 |
個別レジスタ(PCレジスタ) |
0.40 |
0.30 |
1行の逆アセンブラ |
0.80 |
0.30 |
DI,EI.IntFlg(割込み系) |
4.00 |
4.00 |
ブレークポイントの設定 |
12.00 |
12.00 |
ブレークポイントの解除 |
12.00 |
12.00 |
停止時間の計測方法 |
計測方法なし |
計測方法なし |
*SH7145 クロックが9.8304MHz(x2)時の実測値 |
|