|
1.ユーザ側での準備項目 |
・ |
MCU動作モードは、(2,3)の時にデバッグ機能選択端子「ASEMD0」をアサートした時にデバッグ可能となります。 |
・ |
ユーザプログラムの開始アドレスは、0x400番地以上にして下さい。 |
・ |
メモリマップ
|
内蔵ROM終了アドレス |
内蔵RAM
|
ファーム使用アドレス |
SH708x4 |
0x3FFFF |
全開放 |
0x82000000(4KB) |
SH708x5 |
0x7FFFF |
全開放 |
0x82000000(4KB) |
SH712x2 |
0x0FFFF |
全開放 |
0x82000000(4KB) |
SH712x3 |
0x1FFFF |
全開放 |
0x82000000(4KB) |
SH7137 |
0x3FFFF |
全開放 |
0x82000000(4KB) |
SH7146(R) |
0x3FFFF |
全開放 |
0x82000000(4KB) |
SH7149(R) |
0x3FFFF |
全開放 |
0x82000000(4KB) |
*(R)マーク品は、デバッガ専用チップです。 |
|
2.使用制限事項 |
・ |
デバッグをするためには、CPUをエミュレーションモードにする必要があります。
エミュレーション−モード遷移の操作でエミュレーションモードにして下さい。 |
・ |
DMAコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。 |
・ |
このデバッガは、ソフトH-UDI制御をしています。ルネサス推奨転送クロックは、2MHz〜10MHzになっていますが、ソフト制御のため約1MHzで動作しています。 |
・ |
ファーム使用の割り込みベクタは下記の通りでダウンロード時に自動セットされます。
(ベクタ14 0x38〜0x3B番地)
(ベクタ16 0x40〜0x43番地) |
・ |
ベクタ0(リセット)値は0x400番地以上とし、ベクタ1(スタック)値は4の倍数の適正なスタック値を置いてください。
|
・ |
デバッグ中は、リセット解除後、約1ms以上のソフトタイマを入れることを推奨します。
|
・ |
上記表のファーム使用アドレスは、デバッガが使用しています。ユーザはアクセスしないで下さい。 |
・ |
使用端子は、H-UDI用に占有・共有使用します。(E10A-USBに準拠)
TDI TDO TCK TRST TMS RST(共有) |
・ |
デバッグ機能選択端子「ASEMD0」をアサート(デバッグ)/ネゲート(実チップ)にする回路は、ユーザ側で準備して下さい。
(ASEMD0:アサート LOW) |
・ |
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 |
・ |
RESET信号はH-debuggerから制御していますのでターゲット側は入力になります。
ただし、CPU設定でデバッガからのリセット出力を使用しないに設定しますと未接続で動作します。 詳細はこちらを御覧下さい。 |
・ |
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 |
|
3.機能制限事項 |
・ |
レジスタのSP(スタックポインタ)およびVBRは、リードオンリです。 |
・ |
ソフトウェアパーツの「PUTCH/ソースブレーク」は、使用する事が出来ません。(RAM上のソフトブレークは可能です。) |
|
4.ブレークに対する注意事項 |
・ |
実行前ブレーク固定です。 |
・ |
ブレーク条件は、Lバスサイクル固定です。 |
・ |
遅延分岐命令のスロット命令にブレークポイントを設定した場合、PC値は不当な値となります。
よって、遅延分岐命令のスロット命令にブレークポイントを設定しないで下さい。 |
・ |
遅延分岐命令の真/偽のアドレスが同一(実際はありえない)の場合で分岐先にブレークポイントを設定した場合、ブレーク割り込みが発生しない場合があります。必ず違うアドレスになる様にして下さい。 |
|
5.CPUの特記事項(SH7137除く) |
・ |
このタイプは、Rマーク品(デバッガ専用品)とノーマーク品(量産用)と2種類存在しています。製品使用には問題ありませんが、CPU設定でマークの有無を確認の上、設定して下さい。なお、SH7146,7149に関してはRマーク品に対応していますが、その他のタイプSH708x、SH712xに関しては、ノーマーク品(量産用)のみの対応となります。 |
|
6.低消費電力モード状態の注意事項 |
・ |
スリープモードは、デバッグ中無効になります。 |
・ |
ソフトウェアスタンバイモードに遷移した場合は、必ず解除してからデバッガ操作をして下さい。 |
・ |
ディープソフトウェアスタンバイモードに遷移した場合は、デバッガの再立ち上げをして下さい。 |
|
7.ウォッチドッグタイマの注意事項 |
・ |
ブレークモード(モニタ実行)時は、(WTCSR)設定値を退避後、ウォッチドッグタイマを停止させ、終了時に退避設定値の状態に戻します。 |
・ |
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 |
・ |
ファームが実行した時点で、ウォッチドッグタイマを停止させていますので、タイムUP周期を10ms以上の設定にして下さい。
|
・ |
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 |
|
8.その他の注意事項 |
・ |
SH-2の内部I/Oレジスターは、種類によって8,16,32ビットアクセス用とビット長により制限がついています。
メモリセットコマンド等で、内部I/Oレジスターアクセスする場合は、指定ビット長でアクセスして下さい。
指定外ビット長でアクセスしますと,間違った情報を得ることになります。 |
・ |
内蔵RAMを無効設定にしないで下さい。 |
・ |
CPU設定の周波数逓倍率(IΦ)は、使用予定の最大倍率を指定して下さい。 |
・ |
ターゲットへのダウンロード時は、「FRQCR」値を初期状態(x2)にしています。 |
|
9.オンザフライ時のCPU停止時間の計測値 |
コマンド |
停止時間 単位(msec) |
CPU設定 |
割込みを使用しない |
割込みを使用する |
デバッグI/F |
H-UDI |
H-UDI |
割込み方式 |
− |
ブレーク割込み |
割込みが使用できる条件 |
− |
なし |
1バイトのメモリアクセス |
0.60
1バイト増毎に+0.12ms
(MAX 128byte 16.0ms)
|
0.30
バイト数に影響されない |
全レジスタ |
5.00 |
0.30 |
個別レジスタ(Rレジスタ) |
0.40 |
0.30 |
個別レジスタ(SRレジスタ) |
0.40 |
0.30 |
個別レジスタ(PCレジスタ) |
0.40 |
0.30 |
1行の逆アセンブラ |
0.80 |
0.30 |
DI,EI.IntFlg(割込み系) |
5.00 |
5.00 |
ブレークポイントの設定 |
10.0 |
10.0 |
ブレークポイントの解除 |
10.0 |
10.0 |
停止時間の計測方法 |
計測方法なし |
計測方法なし |
*SH7085A クロックが8.25MHz(x2)時の実測値
|
<オンザフライ機能使用時の注意事項 割込み方式が「ブレーク割込み」の場合> |
・ |
BP(ブレークポイント)を張ってる状態で、オンザフライの自動実行とBP停止が同時に発生した場合、自動実行側が優先されます。 |
|