ＳＨ−２　使用ピンおよび制限一覧表（１／２） CPU名称 AH8000信号名 7044 7045 7144 7145 調歩選可 7046＊ 7047 調歩選可 7050 7051 調歩選可 7055 7055S 7058 7058S 調歩選可 7083 7085 7146 7147*2 7149 調歩選可 7124 7125 調歩同期 　 [1]TCK SCK1*3 SCK3*3 SCK1*3 SCK1*3 SCK1(PA5)*3 - 　  [3]TRST ＮＭＩ NMI ＮＭＩ ＮＭＩ ＮＭＩ ＮＭＩ 　  [4]EMLE - - - - - - 　　  [5]TDO TxD1 TXD3 TxD1 TxD1 TxD1(PA4) TxD1(PA4) 　　  [7]MD - - - - - - 　　  [9]TMS FWP FWP FWE FWE FWE FWE 　　  [10]UB  -  -  -   -  -  -   [11]TDI  RxD1 RXD3  RxD1  RxD1  RxD1(PA3)  RxD1(PA3)    [13]RESET RES  RES  RES  RES  RES  RES    接続図例 接続例20 接続例21 接続例22 接続例22 接続例22 接続例23 　　  デバッガI/F BOOT BOOT BOOT BOOT BOOT BOOT 　　    ファーム（モニタ）エリア 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF 　　  スタック方式【使用スタック】 スタック方式【静的使用】　　 96 byte 96 byte 96 byte 96 byte 96 byte 96 byte 　　　  なし なし なし なし なし なし 　　　  固定番地【使用ｽﾀｯｸ】 固定番地【静的使用】　 12 byte 12 byte 12 byte 12 byte 12 byte 12 byte 　　　 128 byte 128 byte 128 byte 128 byte 128 byte 128 byte 　　　 占有割込みベクタ NMI UBC-break TRAP 62 TRAP 63 NMI UBC-break TRAP 62 TRAP 63 NMI UBC-break TRAP 62 TRAP 63 NMI UBC-break TRAP 62 TRAP 63 NMI UBC-break TRAP 62 TRAP 63 NMI UBC-break TRAP 62 TRAP 63 　　  ファーム以外使用ROMエリア − − − − −  −   デバッガから例外処理通知  一般不当 スロット不当 CPUアドレス DMACアドレス 一般不当 スロット不当 CPUアドレス DMACアドレス 一般不当 スロット不当 CPUアドレス DMACアドレス 一般不当 スロット不当 CPUアドレス DMACアドレス 一般不当 スロット不当 CPUアドレス DMACアドレス 一般不当 スロット不当 CPUアドレス DMACアドレス 　　  リセットベクタ値 0x1000以上 0x1000以上 0x1000以上 0x1000以上 0x1000以上 0x1000以上 　　  リセット時ソフトタイマ ※推奨 ※推奨 ※推奨 ※推奨 ※推奨 ※推奨 　　  割込モード設定条件 なし なし なし なし なし なし 　  UBCのプライオリティ指定 15 15 15 15 15 15 　  ユーザのプライオリティ指定 14 以下 14 以下 14 以下 14 以下 14 以下 14 以下 　  トレース実行 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 　  ステップ実行 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定   Cトレース実行 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 　  Cステップ実行 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定   ブレーク方式 Fetch Fetch Fetch Fetch Fetch Fetch 　　  ハードブレークポイント数 1 1 1 1 2 2 　　　  データブレーク機能 なし なし なし なし あり(2) あり(2) 　　　  ブレークシーケンス機能 なし なし なし なし あり あり 　　　  ブレーク回数指定 なし なし なし なし あり あり 　　　  分岐トレース機能 なし なし なし なし なし なし 　　　  バストレース機能 − − − − −  −   オンザフライの処理方式 割込可能 割込可能 割込可能 割込可能 割込可能 割込可能   実行時間の計測 − − − − −  −   ハードブレークトリガ出力機能  なし あり なし あり なし なし 　　  ソフトブレーク(RAM)機能 8点 8点 8点 8点 8点 8点 　　　  ソースブレーク通過設定数 16 16 16 16 16 16 　　　  ソースブレーク時のRAM使用 64 byte 64 byte 64 byte 64 byte 64 byte 64 byte 　　　  PUTCH使用 可能 可能 可能 可能 可能 可能 　　　  内蔵RAM設定条件 有効 有効 有効 有効 有効 有効 　　  FPU（浮動小数点）  なし なし なし ReadOnly なし なし 　　　  NMIエッジ設定条件 立下り 立下り 立下り 立下り 立下り 立下り 　　  WatchDog使用(debug時) 可能 可能 可能 可能 可能 可能   NMIユーザ使用(debug時) 不可 不可 不可 不可 不可 不可 　　  PLL回路周波数逓倍指定 (debug時) − − − − −  − 　　  RESET信号 使用 使用 使用 使用 使用 使用 　　  シミレーション機能 可能 可能 可能 可能 可能 可能 　　  CPU名称 7044 7045 7144 7145 調歩選可 7046＊ 7047 調歩選可 7050 7051 調歩選可 7055 7055S 7058 7058S 調歩選可 7083 7085 7146 7147*2 7149 調歩選可 7124 7125 調歩同期 　　 ＳＨ−２・A　使用ピンおよび制限一覧表（２／２） CPU名称 AH8000信号名 7047 7083 7085 7137 7146(R) 7149(R) 7124 7125 7144 7145 (SH-2A) 7211 7216 7262 7264 7266 7267 7268 7269 7286 　 　 [1]TCK TCK TCK TCK TCK TCK 　 　 [3]TRST TRST TRST TRST TRST TRST 　 　 [4]EMLE DBGMD ASEMD0 ASEMD0 DBGMD ASEMD 　 　　 [5]TDO TDO TDO TDO TDO TDO 　 　　 [7]MD - - - - - 　 　　 [9]TMS TMS TMS TMS TMS TMS 　 　　 [10]UB  - -  - - -     [11]TDI TDI  TDI  TDI  TDI TDI      [13]RESET RES  RES  RES  RES  RES      接続図例 接続例24 接続例25 接続例25 接続例26 接続例27 　 　　 デバッガI/F H-UDI H-UDI H-UDI H-UDI H-UDI 　 　　 ファーム（モニタ）エリア 別空間 別空間 別空間 別空間 別空間 　 　 スタック方式【使用スタック】 スタック方式【静的使用】　　 − − − − − 　 　　　　　 − − − − − 　 　　　　 固定番地【使用ｽﾀｯｸ】 固定番地【静的使用】　 不要 不要 不要 不要 4ﾊﾞｲﾄ 　 　　 別空間 別空間 別空間 別空間 別空間 　　 　　 占有割込みベクタ VECT8(KEY) VECT14(FW) VECT14(FW) VECT16(KEY) VECT14(FW) VECT16(KEY) VECT8(KEY) VECT14(FW) [7211] [7216] VECT14(FW) VECT21(KEY) [7286] VECT14(FW) VECT16(KEY) [7262] [7264] [7266] [7267] [7268] [7269 なし 　 　 ファーム以外使用ROMエリア − − − − −     デバッガから例外処理通知  不可 不可 不可 不可 不可 　 　 リセットベクタ値 0x400以上 0x400以上 0x400以上 0x400以上 0x800以上 　 　 リセット時ソフトタイマ 不要 推奨(1ms) 推奨(1ms) 不要 推奨(1ms) 　 　 割込モード設定条件 なし なし なし なし なし 　 　 PBCのプライオリティ指定 なし なし なし なし なし 　 　 ユーザのプライオリティ指定 なし なし なし なし なし 　 　 トレース実行 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 　 　 ステップ実行 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定     Cトレース実行 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定 　 　 Cステップ実行 Soft判定 Soft判定 Soft判定 Soft判定 Soft判定     ブレーク方式 Fetch Fetch Fetch Fetch Fetch 　 　 ハードブレークポイント数 4 4 10 4 10 　 　 データブレーク機能 あり(4) あり(2) あり(2) あり(4) あり(2) 　 　 ブレークシーケンス機能 あり あり あり あり あり 　 　 ブレーク回数指定 あり(1) あり(1) あり(1) あり(1) あり(1) 　 　 分岐トレース機能 なし 8点 8点 なし 512点 　 　 バストレース機能 − − − − −     オンザフライの処理方式 停止後実行 停止後実行 停止後実行 停止後実行 停止後実行     実行時間の計測 なし 可能 7137不可 なし なし 可能 　 　 ハードブレークトリガ出力機能  なし なし なし なし なし 　 　 ソフトブレーク(RAM)機能 8点 8点 8点 8点 8点 　 　 ソースブレーク通過設定数 − − − − − 　 　 ソースブレーク時のRAM使用 − − − − − 　 　 PUTCH使用 不可 不可 不可 不可 不可 　 　 内蔵RAM設定条件 有効 有効 有効 有効 有効 　 　 FPU（浮動小数点）  なし なし なし なし なし [7216] [7264] [7266] [7267] [7268] [7269] ReadOnly 　 　 NMIエッジ設定条件 不要 不要 不要 不要 不要 　 　 WatchDog使用(debug時) 可能 可能 可能 可能 可能     NMIユーザ使用(debug時) 可能 可能 可能 可能 可能 　 　 PLL回路周波数逓倍指定 (debug時) − − − − − 　 　 RESET信号 遷移使用 遷移使用 遷移使用 遷移使用 遷移使用 　 　 シミレーション機能 可能 可能 可能 可能 可能 　 　 CPU名称 7047 7083 7085 7137 7146(R) 7149(R) 7124 7125 7144 7145 (SH-2A) 7211 7216 7262 7264 7266 7267 7268 7269 7286 　 　 ※ このデバッガは、ＣＰＵに内蔵したユーザブレークコントローラ（UＢＣ）を利用していますのでブレークの制限事項は、UＢＣ仕様に準拠しています。(H-UDI仕様は除く) ※ ＳＨ７０４６の場合、ＲＸＤ３（ＰＡ８）　ＴＸＤ３（ＰＡ９）　ＳＣＫ３（ＰＡ１１）を使用します。 ※ CPU設定にてリセット遅延防止タイマ２００ｍｓ不要設定にしますと２０ｕｓタイマになります。 ※ RESET信号の「遷移使用」とは、エミュレーションモード遷移の動作時のみRESET信号を使用します。その他のリセット操作は内部コマンド等により処理します。 ※ オンザフライ方式の「直接メモリ」とは、メモリのアクセスに限りブレークせず情報を取得する方式です。 ※ オンザフライ方式の「割込可能」とは、デバッグ環境の設定により通信割込みを使用する方式です。 ※ オンザフライ方式の「停止後実行」とは、強制ブレークにより情報を取得後実行させる方式です。 *2 CPU設定にて、SCI0側使用に設定できます。　RcD0(PE1) TxD0(PE2) SCK0(PE3)を使用します。 *3 調歩同期に選択した場合は、未使用になります。