製品情報 | 機能 | 仕様 | 対応CPU | VerUP | FAQ | 解説テキスト | 接続図 | GNU/gcc | ルネサスC


■CPUタイプ別使用ピンおよび制限一覧表
R8Cシリーズ H8/300L・H・Tiny H8S/H8SX SH-2・2E

■CPU別準備項目および制限事項説明書(注意 記述内容は最新バ-ジョンでの説明になります。)
R8C(E8) H8/300L・Tiny(E7) H8S(BOOT-PBC) SH-2(BOOT-UBC)
R8C(10〜13)シリーズ
  R5F21102/3/4
  R5F21112/3/4
  R5F21122/3/4

  R5F21132/3/4

H8/300L(Flash)
  H8/38004
  H8/38024

  H8/38104
  H8/38124

H8/300H-SLP
  H8/38076
  H8/38602

H8/36xxx(Tiny)
  H8/36012
  H8/36014
  H8/36024
  H8/36034
  H8/36037
  H8/36049
  H8/36054
  H8/36057
  H8/36064
  H8/36077
  H8/36087
  H8/36109
  H8/3664

  H8/3664N
  H8/3670
  H8/3672
  H8/3687
  H8/3687N
  H8/3694
  H8/3694N
  H8/36902
  H8/36912
H8S/21xx(Flash)
  H8S/2132
  H8S/2132R
  H8S/2134
  H8S/2134A
  H8S/2138
  H8S/2138A
  H8S/2144A
  H8S/2148A
H8S/22xx(Flash)
  H8S/2238B
  H8S/2238R
  H8S/2239
  H8S/2258
  H8S/2268
H8S/25xx(Flash)
  H8S/2505
  H8S/2506
  H8S/2551
  H8S/2552
  H8S/2556
H8S/26xx(Flash)
  H8S/2612
  H8S/2623
  H8S/2626
  H8S/2628
  H8S/2633
  H8S/2633R
  H8S/2636

  H8S/2638
  H8S/2639
  H8S/2643
  H8S/2646

  H8S/2648
  H8S/2649
SH7x4x(Flash)
  SH7044

  SH7045
  SH7046
  SH7047
  SH7144
  SH7145
SH705x(Flash)
  SH7050
  SH7051

SH708x(Flash)
  SH7083
  SH7085
SH712x(Flash)
  SH7124
  SH7125

SH714x(Flash)
  SH7146
  SH7147
  SH7149

SH-2E(Flash)
  SH7055
  SH7055S
  SH7058

  SH7058S(B)
H8/300H(PBC無)
H8/300H(Flash)
  H8/3052B

  H8/3067R
  H8/3068
  H8/3069R
H8S(PBC無)
H8S/23xx(Flash)
  H8S/2318

  H8S/2319
H8SX(PBC無) H8/300H(E10T)
H8SX/1xxx(Flash)
  H8SX/1657
H8/300H(Flash)
  H8/3048F-ONE
  H8/3029F

R8C使用ピンおよび制限一覧表TOP
CPU名称 R211x_2
(8Kタイプ)
R211x_3 (12Kタイプ) R211x_4 (16Kタイプ)          
RXD RxD1(P1) RxD1(P1) RxD1(P1)        
TXd TxD1(P32) TxD1(P32) TxD1(P32)        
CNVss CNVss(P2) CNVss(P2) CNVss(P2)        
MODE MODE(P28) MODE(P28) MODE(P28)        
RESET RESET(P3) RESET(P3) RESET(P3)        
モニタエリア 別空間 別空間 0xC000-
0xC7FF
       
使用スタックサイズ 4バイト 4バイト 4バイト        
占有割込みベクタ BRK
アドレス一致

シングルステップ
(予約)
BRK
アドレス一致

シングルステップ
(予約)
BRK
アドレス一致

シングルステップ
(予約)
       
リセットベクタ値 0xE000 0xD000 0xC800        
リセット時400msソフトタイマ 不要 不要 不要        
割込モード設定条件 なし なし なし        
アドレス一致のプライオリティ なし なし なし        
ユーザ のプライオリティ指定 なし なし なし        
トレース 実行 ハード判定 ハード機能 ハード機能        
ステップ実行 ソフト判定 ソフト判定 ソフト判定        
Cトレース/ステップ実行 ソフト判定 ソフト判定 ソフト判定        
ブレーク方式 フェッチ フェッチ フェッチ        
ハードブレークポイント数 2 2 2        
ソフトブレーク(RAM)機能 なし なし なし        
ソースブレーク通過設定数 16 16 16        
ソースブレーク時のRAM使用 0バイト 0バイト 0バイト        
PUTCHの使用 不可 不可 不可        
ウォッチドッグ使用(デバッグ時) 不可 不可 不可        
PLL回路周波数逓倍制限
(デバッグ時)
なし なし なし         
シミュレーション機能 なし なし なし        
CPU名称 R211x_2
(8Kタイプ)
R211x_3 (12Kタイプ) R211x_4 (16Kタイプ)             
このデバッガは、CPUに内蔵したアドレス一致割り込みを利用しています。
1x=10,11,12,13シリ−ズ

H8/300L・H・Tiny使用ピンおよび制限一覧表(1/2)TOP
CPU名称 38004
38024
38104
38124
3048FONE
DEF
(V4.10以下)

3048FONE
3029F
DEF
(V4.20以上)
3052B
3067R
3068
3069R

PBC無
調歩選可
   
RXD P34 P34 P93 P93 RxD1    
TXD P35 P35 P91 P91 TxD1    
SCK P33 P33 P95 P95 SCK1*3    
FWE なし なし FWE FWE FWE    
NMI/MD2 P95 P95 MD2 MD2 NMI    
MD1/MD0 未使用 未使用 別接続要 別接続要 未使用    
RESET RES RES RESET RESET RES    
デバッガI/F E8仕様 E8仕様 E10T仕様 E10T仕様 BOOT    
モニタエリア 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF [3048F-ONE]
0xF4-0xFF
別空間
[3029F]
別空間
0x100-0x7FF     
スタック方式【使用スタック】
スタック方式【静的使用】
  
46バイト 46バイト 46バイト 不要 46バイト      
なし なし なし 不要 なし    
固定番地【使用スタック】
固定番地【静的使用】
 
4バイト 4バイト 非対応 4バイト 4バイト      
64バイト 64バイト 非対応 別空間 64バイト    
占有割込みベクタ リザーブ空間 リザーブ空間 別空間使用
ベクタ22(ID)

トラップ 2
トラップ 3
[3048F-ONE]
ベクタ22(ID)

ベクタ23(EM)
[3029F]
ベクタ22(ID)
ベクタ27(EM)
ベクタ31(FW)
[共通]
シャドウ対策
ベクタ48(SR1)
ベクタ49(SR2)
ベクタ50(SR3)
ベクタ51(SR4)
NMI
トラップ 2
トラップ 3
    
リセットベクタ値 0x800 0x800 0x800 [標準仕様]
0x100以上
[CAT仕様]
0x1000以上
0x800     
リセット時ソフトタイマ 不要 不要 推奨 不要 推奨    
割込モード設定条件 なし なし なし なし なし    
PBCのプライオリティ指定 なし なし なし なし なし    
ユーザ のプライオリティ指定 なし なし なし なし なし    
トレース/ステップ 実行 ソフト 判定 ソフト 判定 ソフト 判定 ソフト 判定 RAM時可能    
Cトレース/ステップ実行 ソフト判定 ソフト判定 ソフト 判定 ソフト 判定 RAM時可能    
ブレーク方式 サイクル サイクル サイクル サイクル なし    
ハードブレークポイント数 1 1 2 2 0    
データブレーク機能 あり あり あり(1) あり(1) なし    
分岐トレース機能 4点 4点 なし 4点 なし    
ソフトブレーク(RAM)機能 なし なし なし 8点 8点    
ソースブレーク通過設定数 不可 不可 16 16 16    
ソースブレーク時のRAM使用 なし なし 64バイト 0バイト 64バイト    
PUTCH使用 不可 不可 可能 不可 可能    
内蔵RAM設定条件 有効 有効 有効 有効 有効    
NMIエッジ設定条件 なし なし なし なし 立下り    
ウォッチドック使用(デバッグ時) 可能 可能 不可 可能 可能    
NMIユーザ使用(デバッグ時) なし なし 可能 可能 不可    
PLL回路周波数逓倍指定
(デバッグ時)
なし なし なし なし なし    
シミュレーション機能 可能 可能 可能 可能 可能    
CPU名称 38004
38024
38104
38124
3048F-ONE
DEF
(V4.10以下)

3048F-ONE
3029F
DEF
(V4.20以上)
3052B
3067R
3068
3069R

PBC無
調歩選可
   

H8/300L・H・Tiny使用ピンおよび制限一覧表(2/2)TOP
CPU名称 38076 38602 36034
36037
36049
36054
36057
36064
36077
36087
36109
3664(N)
3687(N)
3694(N)
3670
3672
36012
36014
36024
36902
36912
   
RXD P36 E7_0 P85 E10T_0 E10T_0    
TXD P37 E7_1 P86 E10T_1 E10T_1    
SCK P16 E7_2 P87 E10T_2 E10T_2    
FWE なし なし なし なし なし    
NMI/MD2 NMI NMI NMI NMI NMI    
MD1/MD0 未使用 未使用 未使用 未使用 未使用    
RESET RES RES RES RES RES    
デバッガI/F E8仕様 E8仕様 E8仕様 E8仕様 E8仕様    
モニタエリア 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF    
スタック方式【使用スタック】
スタック方式【静的使用】
46バイト 46バイト 46バイト 46バイト 46バイト      
なし なし なし なし なし      
固定番地【使用スタック】
固定番地【静的使用】
 
4バイト 4バイト 4バイト 4バイト 4バイト      
64バイト 64バイト 64バイト 64バイト 64バイト      
占有割込みベクタ NMI
PCブレーク
リザーブ
NMI

リザーブ
ベクタ3(ID)
NMI
PCブレーク
トラップ 2

トラップ 3
ベクタ3(ID)
NMI
PCブレーク

トラップ 2
トラップ 3
NMI
PCブレーク

   
リセットベクタ値 0x800 0x800 0x800 0x800 0x800    
リセット時ソフトタイマ 不要 不要 不要 不要 不要    
割込モード設定条件 なし なし なし なし なし    
PBCのプライオリティ指定 なし なし なし なし なし    
ユーザ のプライオリティ指定 なし なし なし なし なし    
トレース/ステップ 実行 ソフト 判定 ソフト 判定 ソフト 判定 ソフト 判定 ソフト 判定    
Cトレース/ステップ実行 ソフト判定 ソフト 判定 ソフト判定 ソフト 判定 ソフト 判定    
ブレーク方式 サイクル サイクル サイクル サイクル サイクル    
ハードブレークポイント数 1 2 1 1 1    
データブレーク機能 あり あり(1) あり あり あり    
分岐トレース機能 4点 4点 4点 4点 4点    
ソフトブレーク(RAM)機能 なし なし なし なし なし    
ソースブレーク通過設定数 16 不可 16 16 16    
ソースブレーク時のRAM使用 64バイト なし 64バイト 64バイト 64バイト    
PUTCH使用 不可 不可 可能 可能 可能    
内蔵RAM設定条件 有効 有効 有効 有効 有効    
NMIエッジ設定条件 立下り 立下り 立下り 立下り 立下り    
ウォッチドック使用(デバッグ時) 可能 可能 可能 可能 可能
   
NMIユーザ使用(デバッグ時) 不可 不可 不可 不可 不可    
PLL回路周波数逓倍指定
(デバッグ時)
なし なし なし なし なし    
シミュレーション機能 可能 可能 可能 可能 可能    
CPU名称 38076 38602 36034
36037
36049
36054
36057
36064
36087
36109
3664(N)
3687(N)
3694(N)
3670
3672
36012
36014
36024
36902
36912
   
このデバッガは、CPUに内蔵したPCブレークコントローラ(PBC)を利用していますのでブレークの制限事項は、PBC仕様に準拠しています。
E10T仕様とは一部相違がありますので接続図を参照して下さい。
選択したデバッグモードにより変わります。およびCPU設定にてリセット遅延防止タイマ200ms不要設定にしますと20usタイマになります。
*3 調歩同期に選択した場合は、未使用になります。

H8S・H8SX使用ピンおよび制限一覧表(1/2)TOP
CPU名称 2132
2132R
2134
2134A
2138
2138A
2144A
2148A

調歩選可
2238B
2238R
2239
2258




調歩選可
2268







調歩選可
2318
2319





PBC無
調歩選可
2505
2506
2551
2552
2556



調歩選可
2612
2623
2626
2628
2633

2643


調歩選可
2636
2638
2639
2646
2648
2649


調歩選可
RXD RxD1 RxD2 RxD0 RxD1 RxD0 RxD2 RxD1
TXD TxD1 TxD2 TxD0 TxD1 TxD0 TxD2 TxD1
SCK SCK1*3 SCK2*3 SCK0*3 SCK1*3 SCK0*3 SCK2*3 SCK1*3
FWE なし FWE FWE FWE なし FWE FWE
NMI NMI NMI NMI NMI NMI NMI NMI
RESET RES RES RES RES RES RES RES
デバッガI/F BOOT BOOT BOOT BOOT BOOT BOOT BOOT
モニタエリア 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF
スタック方式【使用スタック】
スタック方式【静的使用】
46バイト 46バイト 46バイト 46バイト 46バイト 46バイト 46バイト
なし なし なし なし なし なし なし
固定番地【使用スタック】
固定番地【静的使用】
 
4バイト 6バイト 6バイト 6バイト 6バイト 6バイト 6バイト
64バイト 64バイト 64バイト 64バイト 64バイト 64バイト 64バイト
占有割込みベクタ NMI
PCブレーク


トラップ 2

トラップ 3
NMI
PCブレーク
トレース

トラップ 2
トラップ 3
NMI
PCブレーク
トレース

トラップ 2
トラップ 3
NMI

トレース

トラップ 2
トラップ 3
NMI
PCブレーク
トレース

トラップ 2
トラップ 3
NMI
PCブレーク
トレース

トラップ 2
トラップ 3
NMI
PCブレーク
トレース

トラップ 2
トラップ 3
リセットベクタ値 0x800 0x800 0x800 0x800 0x800 0x800 0x800
リセット時ソフトタイマ 推奨 推奨 推奨 推奨 推奨 推奨 推奨
割込モード設定条件 なし なし なし なし なし なし なし
PBCのプライオリティ指定 なし 割込0:許可
割込2:7  
割込0:許可
割込2:7  
なし 割込0:許可
割込2:7  
割込0:許可
割込2:7  
割込0:許可
割込2:7  
ユーザ のプライオリティ指定 なし 割込0:なし
割込2:6以下
割込0:なし
割込2:6以下
なし 割込0:なし
割込2:6以下
割込0:なし
割込2:6以下
割込0:なし
割込2:6以下
トレース 実行 ソフト判定 割込0:ソフト
割込2:ハード
割込0:ソフト
割込2:ハード
割込2:ハード
RAM時可能
割込0:ソフト
割込2:ハード
割込0:ソフト
割込2:ハード
割込0:ソフト
割込2:ハード
ステップ実行 不可 ソフト判定 ソフト判定 RAM時可能 ソフト判定 ソフト判定 ソフト判定
Cトレース゚実行 不可 ソフト判定 ソフト判定 割込2:可能
RAM時可能
ソフト判定 ソフト判定 ソフト判定
Cステップ実行 不可 ソフト判定 ソフト判定 RAM時可能 ソフト判定 ソフト判定 ソフト判定
ブレーク方式 プリフェッチ フェッチ フェッチ なし フェッチ フェッチ フェッチ
ハードブレークポイント数 1 2 2 0
2 2 2
ソフトブレーク(RAM)機能 8点 8点 8点 8点 8点 8点 8点
ソースブレーク通過設定数 16 16 16 16 16 16 16
ソースブレーク時のRAM使用 64バイト 64バイト 64バイト 64バイト 64バイト 64バイト 64バイト
PUTCHの使用 可能 可能 可能 可能 可能 可能 可能
内蔵RAM設定条件 有効 有効 有効 有効 有効 有効 有効
NMIエッジ設定条件 立下り 立下り 立下り 立下り 立下り 立下り 立下り
ウォッチドッグ使用(デバッグ時) 可能 可能 可能 可能 可能 可能 可能
NMIユーザ使用(デバッグ時) 不可 不可 不可 不可 不可 不可 不可
PLL回路周波数逓倍指定
(デバッグ時)
なし なし なし なし 制限なし 制限なし 制限なし
シミュレーション機能 可能 可能 可能 可能 可能 可能 可能
CPU名称 2132
2132R
2134
2134A
2138
2138A
2144A
2148A
調歩選可
2238B
2238R
2239
2258




調歩選可
2268







調歩選可
2318
2319





PBC無
調歩選可
2505
2506
2551
2552
2556




調歩選可
2612
2623
2626
2628
2633

2643


調歩選可
2636
2638
2639
2646
2648
2649


調歩選可

H8S・H8SX使用ピンおよび制限一覧表(2/2)TOP
CPU名称             (H8SX)
1657



PBC無
調歩選可
RXD             RxD4
TXD             TxD4
SCK             SCK4*3
FWE             なし
NMI             NMI
RESET             RES
デバッガI/F             BOOT
モニタエリア             0x800-0xFFF
スタック方式【使用スタック】
スタック方式【静的使用】
                  54バイト
                  なし
固定番地【使用スタック】
固定番地【静的使用】
 
                  6バイト
                  64バイト
占有割込みベクタ             NMI

トレース

トラップ 2
トラップ 3
リセットベクタ値             0x1000
リセット時ソフトタイマ             推奨
割込モード設定条件             なし
PBCのプライオリティ指定             なし
ユーザ のプライオリティ指定             なし
トレース 実行             割込2:ハード
RAM時可能
ステップ実行             RAM時可能
Cトレース゚実行             割込2:可能
RAM時可能
Cステップ実行             RAM時可能
ブレーク方式             なし
ハードブレークポイント数             0
ソフトブレーク(RAM)機能             8点
ソースブレーク通過設定数             16
ソースブレーク時のRAM使用             64バイト
PUTCHの使用             可能
内蔵RAM設定条件             有効
NMIエッジ設定条件             立下り
ウォッチドッグ使用(デバッグ時)             可能
NMIユーザ使用(デバッグ時)             不可
PLL回路周波数逓倍指定
(デバッグ時)
            制限なし
シミュレーション機能             可能
CPU名称             (H8SX)
1657



PBC無
調歩選可
このデバッガは、CPUに内蔵したPCブレークコントローラ(PBC)を利用していますのでブレークの制限事項は、PBC仕様に準拠しています。
上記一覧表の「割込0」=割込みモード0 「割込2」=割込みモード2 を意味します。
CPU設定によりSCI1/SCI3側を指定することが出来ますが、初期状態でのモニタ書き込みはブートロードポート(SCI2)を使用します。
CPU設定によりSCI0/SCI2側を指定することが出来ますが、初期状態でのモニタ書き込みはブートロードポート(SCI1)を使用します。
CPU設定にてリセット遅延防止タイマ200ms不要設定にしますと20usタイマになります。
*3 調歩同期に選択した場合は、未使用になります。

SH−2使用ピンおよび制限一覧表TOP
CPU名称 7044
7045
7144
7145

調歩選可
7046
7047




調歩選可
7050
7051




調歩選可
7055
7055S
7058

7058S

調歩選可
7083
7085
7146
7147*2
7149

調歩選可
7124
7125




調歩選可
 
RXD RxD1 RXD3 RxD1 RxD1 RxD1(PA3) RxD1(PA3)  
TXD TxD1 TXD3 TxD1 TxD1 TxD1(PA4) TxD1(PA4)  
SCK SCK1*3 SCK3*3 SCK1*3 SCK1*3 SCK1(PA5)*3 なし   
FWE FWP FWP FWE FWE FWE FWE   
NMI NMI NMI NMI NMI NMI NMI   
RESET RES RES RES RES RES RES   
デバッガI/F BOOT BOOT BOOT BOOT BOOT BOOT   
モニタエリア 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF   
スタック方式【使用スタック】
スタック方式【静的使用】
96バイト 96バイト 96バイト 96バイト 96バイト 96バイト    
なし なし なし なし なし なし    
固定番地【使用スタック】
固定番地【静的使用】
 
12バイト 12バイト 12バイト 12バイト 12バイト 12バイト    
128バイト 128バイト 128バイト 128バイト 128バイト 128バイト    
占有割込みベクタ NMI
UBCブレーク

トラップ 62
トラップ 63
NMI
UBCブレーク

トラップ 62
トラップ 63
NMI
UBCブレーク

トラップ 62
トラップ 63
NMI
UBCブレーク

トラップ 62
トラップ 63
NMI
UBCブレーク

トラップ 62
トラップ 63
NMI
UBCブレーク

トラップ 62
トラップ 63
 
CPU設定で例外処理通知するに設定した場合の使用割込みベクタ 一般不当
スロット不当
CPUアドレスエラー
DMACアドレスエラー
一般不当
スロット不当
CPUアドレスエラー
DMACアドレスエラー
一般不当
スロット不当
CPUアドレスエラー
DMACアドレスエラー
一般不当
スロット不当
CPUアドレスエラー
DMACアドレスエラー
一般不当
スロット不当
CPUアドレスエラー
DMACアドレスエラー
一般不当
スロット不当
CPUアドレスエラー
DMACアドレスエラー
 
リセットベクタ値 0x1000 0x1000 0x1000 0x1000 0x1000 0x1000  
リセット時ソフトタイマ 推奨 推奨 推奨 推奨 推奨 推奨  
割込モード設定条件 なし なし なし なし なし なし  
UBCのプライオリティ指定 15 15 15 15 15 15  
ユーザ のプライオリティ指定 14 以下 14 以下 14 以下 14 以下 14 以下 14 以下  
トレース/ステップ 実行 ソフト判定 ソフト判定 ソフト判定 ソフト判定 ソフト判定 ソフト判定  
Cトレース/ステップ実行 ソフト判定 ソフト判定 ソフト判定 ソフト判定 ソフト判定 ソフト判定  
ブレーク方式 フェッチ フェッチ フェッチ フェッチ フェッチ フェッチ  
ハードブレークポイント数 1 1 1 1 2 2   
データブレーク機能 なし なし なし なし あり(2) あり(2)    
ブレークシーケンス機能 なし なし なし なし あり あり    
ブレーク回数指定 なし なし なし なし あり あり    
分岐トレース機能 なし なし なし なし なし なし    
ハードブレークトリガ出力機能 なし あり なし あり なし なし  
ソフトブレーク(RAM)機能 8点 8点 8点 8点 8点 8点  
ソースブレーク使用 可能 可能 可能 可能 可能 可能    
ソースブレーク通過設定数 16 16 16 16 16 16  
ソースブレーク時のRAM使用 64バイト 64バイト 64バイト 64バイト 64バイト 64バイト  
PUTCHの使用 可能 可能 可能 可能 可能 可能  
内蔵RAM設定条件 有効 有効 有効 有効 有効 有効  
FPU(浮動小数点) なし なし なし リードオンリー なし なし  
NMIエッジ設定条件 立下り 立下り 立下り 立下り 立下り 立下り  
NMIユーザ使用(デバッグ時) 不可 不可 不可 不可 不可 不可  
ウォッチドッグ使用(デバッグ時) 可能 可能 可能 可能 可能 可能  
シミュレーション機能 可能 可能 可能 可能 可能 可能  
CPU名称 7044
7045
7144
7145

調歩選可
7046
7047



調歩選可
7050
7051



調歩選可
7055
7055S
7058
7058S(B)


調歩選可
7083
7085
7146
7147
7149
調歩選可
7124
7125



調歩選可
 
このデバッガは、CPUに内蔵したユーザブレークコントローラ(UBC)を利用していますのでブレークの制限事項は、UBC仕様に準拠しています。
SH7046の場合、RXD3(PA8) TXD3(PA9) SCK3(PA11)を使用します。
CPU設定にてリセット遅延防止タイマ200ms不要設定にしますと20usタイマになります。
*2 CPU設定にて、SCI0側使用に設定できます。 RcD0(PE1) TxD0(PE2) SCK0(PE3)を使用します。
*3 調歩同期に選択した場合は、未使用になります。

R8C/(10〜13)制限事項および準備項目TOP
1.ユーザ側での準備項目
デバックモニタが常駐するためのエリア(0xC000〜0xC7FF)番地をあけてください。(R5F211x4の場合のみ)
ユーザスタックエリアを4バイト使用します。
メモリマッップ


  使用可能内蔵ROM開始アドレス 書き換え回数 使用可能内蔵RAMエリア
R5F211x2(8Kタイプ) 0E000H 100 400〜5FFH
R5F211x3(12Kタイプ) 0D000H 100 400〜6FFH
R5F211x4(16Kタイプ) 0C800H 100 400〜7FFH
1x=10,11,12,13シリ−ズ

ID1(0FFDFH)
ID2(0FFE3H)
ID3(0FFEBH)
ID4(0FFEFH)  デバッガ使用時は、全て「82H」を設定します。(ダウンロード時に自動セット)
ID5(0FFF3H)
ID6(0FFF7H)
ID7(0FFFBH)
2.使用制限事項
デバッグ中は、ウォッチドックを使用しないで下さい。
モニタ使用の割り込みベクタは、(BRK命令)・(アドレス一致)・(シングルステップ)・(予約)です。(ダウンロード時に自動セット)
予約ベクターは、「0xffffff」にして下さい。(サンプル参照)
ソースブレークは利用できますが、PUTCHは利用できません。
ID1〜7は、デバッガ使用時「0x82」固定となります。(ダウンロード時に自動セット)
リセットベクタ値は各ROM開始アドレスとし、ROM開始アドレスにはスタックポインタ設定の命令を配置して下さい。
DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。
使用端子は、E7仕様と同等の信号線を占有使用します。
RxD1(P1) TxD1(P32) CNVss(P2) MODE(P28) RESET(共有)
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
R8Cは、リセット解除時低速リングオシレータ(8分周)で動作しますので、ユーザプログラムにて高速又は中速に切り替えて下さい。
ただし、デバッガ起動時は(エミュレーションモード開始、「Start」ON)時は高速リングオシレータ(8MHz)になっています。
フラシュメモリへの書き込み時は、内部高速リングオシレータ(8MHz/2)の4MHzで動作します。
モニタ動作時においては、クロック指定(内部・外部切り替え、分周比設定等)は一切干渉しません。
ユーザプログラムでの指定クロックにて動作します。
ただし、デバッグ時は低速リングオシレータ使用時の分周比を2以上にしないで下さい。(通信時タイムオーバエラーになります。)
デバッグ中は、ターゲット基板をハードによるリセットはしないで下さい。仮にリセットした場合は「Start」から開始して下さい。
H−debugger時でのデバッグ時は、VCC(3.0V以上)にして下さい。
デバイス側の制限としてフラッシュメモリの書き換え回数に制限があります。
エミュレーションモード遷移(Start等の開始)時は、内蔵RAMが書き変ります。
3.機能制限事項
レジスタのISP(スタックポインタ)とINTBは、リードオンリです。
メモリアクセスは、全てバイトアクセスになっています。(例 「short」の場合2バイトアクセス)
4.ブレークに対する注意事項
実行前ブレーク固定です。
CPUに内蔵したアドレス一致割り込みを利用しています。(PC値の補正は、モニタで処理)
CPUに内蔵したシングルステップ割り込みを利用しています。
5.スタートアッププログラムについて
NC30付属のスタートアッププログラムをH−debugger用にカスタマイズしてあります。
付属「ncrt0.a30」−>H−debugger用「Ancrt0.a30」
付属「sect30.inc」−>H−debugger用「Asect30.inc」
6.モニタ実行時のCPUに対する設定
モニタ実行時に、下記設定内容を毎時実行します
モニタ使用シリアルポート(UART)の初期設定
7.デバッグモードに遷移しないCPUの特記事項
ある一定期間のみ出荷されたCPUに限り、通常仕様ではデバッグモードならないCPUがありました。詳細はこちらを御覧下さい。

H8/38xx4準備項目および制限事項TOP
         1.ユーザ側での準備項目
デバッグモニタが常駐するためのエリア(0x200〜0x7FF)番地をあけてください。
ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。
メモリマッップ


  内蔵ROM
終了アドレス
スタック方式(内蔵RAM) 固定番地方式(内蔵RAM)
使用可能開始番地 使用可能開始番地 モニタ使用番地
H8/38004 7FEFH 0F780H 0F7C0H *0F780H
H8/38024 7FEFH 0F780H 0F7C0H *0F780H
H8/38104 7FEFH 0F780H 0F7C0H *0F780H
H8/38124 7FEFH 0F780H 0F7C0H *0F780H
モニタが内蔵RAM先頭より0x40バイト使用する。
2.使用制限事項
モニタ使用の割り込みベクタは、リザーブエリアを使用します。(ダウンロード時に自動セット)
リセットベクタ値は0x800とし、0x800番地にはスタックポインタ設定の命令を配置して下さい。
使用端子は、E7が使用する通信線を占有使用します。
P33 P34 P35 P95 RESET(共有)
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。
エミュレーションモード遷移時(Start等の開始)のみ内蔵RAMの内容が書き変ります。
3.機能制限事項
レジスタのSP(スタックポインタ)は、リードオンリです。
「ソースブレーク」と「PUTCH」は使用できません。
スタックポインタが適正値でない場合は、モニタは正常動作しません。(例 0xFF7E値が適正値)
モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。
メモリアクセスは、全てバイトアクセスになっています。(例 「short」の場合2バイトアクセス)
4.ブレークに対する注意事項
実行後ブレーク固定です。
このモニタは、CPUに内蔵したアドレスブレークコントローラ(PBC)を利用しています。
ブレークにおける制限事項は、PBC仕様に準拠しますので注意が必要です。(CPU別ハードウェアマニュアル必読)
機能および制限は、H8/300H Tinyと同等です。
5.モニタ遷移時のCPUに対する設定
モニタ使用ポート(SCI)を初期設定
(SBRCR1,SYSCR2,TMA<TMA3>)設定値を退避後、アクティブモード(高速)に切り替え、モニタ終了時に退避設定値の状態に戻します。
6.H8/38104,38124特有の注意事項
発振子をOSC1,OSC2端子に接続した状態でデバッグして下さい。
このシリーズは、ウォッチドッグタイマが初期状態で有効になっています。
リングオシレータモードでの動作中にブレークモード(モニタ遷移)しますと、モニタ内でアクティブモード(高速)に切り替えています。
この遷移時に一旦スタンバイモード経由にて遷移させている為、出力ポートは一旦ハイインピーダンスになります。
7.低消費電力モード状態の注意事項
低消費電力状態でブレークモード(モニタ遷移)にさせますと低消費電力状態は解除されます。
8.ウォッチドッグタイマの注意事項
ブレークモード(モニタ遷移)時は、ウォッチドッグタイマは停止します。
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。
9.バッテリバックアップシステムの場合の注意事項
H8/Tinyシリーズの場合、FROMに書く時の手順として高速ブートモード(エミュレーションモード)に遷移させてからFROM書き込みシーケンスに移行させています。高速ブートモード中は外部からのRESET信号が無効になってしまいますので、書き込み終了後H-debuggeを外した状態で、かつ、モニタ(ファーム)が起動出来ない状態の場合、VCCをOV(ゼロ)に落とし、必ず高速ブートモードから抜けさせて下さい。

H8/3048F-ONE準備項目および制限事項(DEF Ver4.10xまで)
H8/3048F-ONE・3029F準備項目および制限事項(DEF Ver4.20Aから、Ver8.00Bで追加)TOP
1.ユーザ側での準備項目
<H8/3048F−ONE>
MCU動作モードは、(5,,6,7)をサポートします。
ファームが使用するためのエリア(0xF4〜0xFF)番地をあけてください。
<H8/3029F>
MCU動作モードは、(5,7)をサポートします。
<共通>
ユーザスタックエリアを4バイト使用しますので、スタックエリアの確保に考慮してください。
メモリマッップ


  内蔵ROM終了アドレス 使用可能内蔵RAM開始アドレス
H8/3048F-ONE 1FFFFH 0FFEF10H(全開放)
H8/3029F(EMC:1) 7FFFFH 0FFBF20H(全開放)
H8/3029F(EMC:0) 7FFFFH 0FFBEE0H(全開放)
2.使用制限事項
デバッグをするためには、CPUをエミュレーションモードにする必要があります。
エミュレーション−モード遷移の操作でエミュレーションモードにして下さい。
リフレッシュコントローラ、DMAコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。
デバッグ中は、ベクタエリアの0x0〜0xf番地はシャドーRAMになっています。書き換えないで下さい。
なお、実際の0x0〜0xf番地のベクタ情報は、シャドウRAM対策の為、0xc0〜0xcf番地(ベクタ48〜ベクタ51)に退避させています。
この処置により、アップロード時に0x0〜0xf番地の内容と0xc0〜0xcf番地の内容を交換しますので動作可能なHEXファイルになります。
ファーム使用の割り込みベクタは下記の通りでダウンロード時に自動セットされます。
(ベクタ22・ベクタ23        H8/3048F−ONE)
(ベクタ22・ベクタ27・ベクタ31 H8/3029F)
(ベクタ48・ベクタ49・ベクタ50・ベクタ11 共通 シャドウRAM対策)
リセットベクタ値は0x100以上とし、その番地にはスタックポインタ設定の命令を配置することを推奨します。
ただし、CAT専用モードでCAT303を使用される場合は、リセットベクタ値を0x1000以上にして下さい。
「trapa #3」の命令は、ユーザ側で使用しないで下さい。
下記アドレスはデバッガが使用しています。ユーザはアクセスしないで下さい。
(0xFF7000〜0xFF77FF番地  H8/3048-FONE)
(0xFF7000〜0xFF7FFF番地  H8/3029F)
使用端子は、リセット・ブートモード時に使用する通信線を占有・共有使用します。(E10T−USBに準拠)
(P91 P93 P95 FWE)占有 (MD2 MD1 MD0 RESET)共有
CPU動作モード設定回路および設定は、ユーザ(ターゲット)側で準備・設定して下さい。
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。
3.機能制限事項
レジスタのSP(スタックポインタ)は、リードオンリです。
ソフトウェアパーツの「PUTCH」は、使用する事が出来ません。
ソフトウェアパーツの「ソースブレーク」を有効にした場合は、分岐トレース機能を使用する事が出来ません。
4.ブレークに対する注意事項
実行後ブレーク固定です。
このファームは、CPUに内蔵したアドレスブレークコントローラ(PBC)を利用しています。
ブレークにおける制限事項は、PBC仕様に準拠しますので注意が必要です。 機能および制限は、H8/300H Tinyと同等です。
(H8/300H Tinyのハードウェアマニュアル必読)
5.ファーム起動毎時のCPUに対する設定
内蔵RAM有効(SYSCR)
ファーム使用ポート(SCI)を初期設定
(DIVCR)設定値を退避後、アクティブモード(高速)に切り替え、ファーム終了時に退避設定値の状態に戻します。
6.H8/3029Fの特記事項
BCRレジスタのEMCビットにより内部I/Oレジスタ及びRAMのアドレスが変わります。EMCビットの設定後に
内部I/Oレジスタをアクセスして下さい。
7.低消費電力モード状態の注意事項
低消費電力状態でブレークモード(ファーム起動)にさせますと低消費電力状態は解除されます。
8.ウォッチドッグタイマの注意事項
ブレークモード(ファーム起動)時は、ウォッチドッグタイマは停止します。
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。

H8/300H−PBC無しType準備項目および制限事項TOP
1.ユーザ側での準備項目
MCU動作モードは、ブートとユーザプログラムと内蔵ROM有効モード(1Mバイト以上)をサポートします。
デバッグモニタが常駐するためのエリア(0x100〜0x7FF)番地をあけてください。
ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。
メモリマップ



  内蔵ROM
終了アドレス
スタック方式(内蔵RAM) 固定番地方式(内蔵RAM)
使用可能開始番地
(ソースブレ-クを使用した場合)
使用可能開始番地 モニタ使用番地
H8/3052B 7FFFFH 0FFDF10H (*FFDF50H) 0FFDF50H *0FFDF10H
H8/3067R 1FFFFH 0FFEF20H (*FFEF60H) 0FFEF60H *0FFEF20H
H8/3068F(EMC=1) 5FFFFH 0FFBF20H (*FFBF60H) 0FFBF60H *0FFBF20H
H8/3068F(EMC=0) 5FFFFH 0FFBEE0H (*FFBEE0H) 0FFBEE0H *0FFFF80H
H8/3069R(EMC=1) 7FFFFH 0FFBF20H (*FFBF60H) 0FFBF60H *0FFBF20H
H8/3069R(EMC=0) 7FFFFH 0FFBEE0H (*FFBEE0H) 0FFBEE0H *0FFFF80H
モニタが内蔵RAM先頭より0x40バイト使用する。
モニタが内蔵RAM2を使用する。(DEFバージョン6.50xより対応)
2.使用制限事項
NMIは、デバッガが占有します。
DMAコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。
モニタ使用の割り込みベクタは、NMI・トラップ2・トラップ3です。(ダウンロード時に自動セット)
リセットベクタ値は0x800とし、0x800番地にはスタックポインタ設定の命令を配置して下さい。
DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。
デバッグ中は、スタックポイントの設定後に約1〜200ms(ハード構成による)以上のソフトタイマを入れることを推奨します。
CPU設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から20us後にモニタ(NMI)を起動させます。
NMIエッジは、立下りエッジ(初期値)とします。
内蔵RAM有効(初期値)とします。
使用端子は、リセット・NMI・ブートモード時に使用する通信線および、それに伴うSCK・FWEを占有使用します。
TXD1 RXD1 
SCK1 NMI FWE RESET(共有)
デバッグI/Fを調歩同期に指定した場合は、SCK1は未使用になります。
CPU動作モード(ブート・Advanced)設定回路および設定は、ユーザ(ターゲット)側で準備・設定して下さい。
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。
3.機能制限事項
レジスタのSP(スタックポインタ)は、リードオンリです。
スタックポインタが適正値でない場合は、モニタは正常動作しません。
モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。
4.ブレーク/トレースに対する注意事項
このCPUは、PCブレークコントローラ(PBC)が無い為、ハードブレーク機能を使用することができません。
ソースブレークソフトブレークの対応になります。
プログラムがRAM上の場合は、トレース/ステップ実行が可能になります。
5.各CPUの特記事項
【H8/3052B】
対応CPU動作モードは、5,6,7です。
【H8/3067R】
対応CPU動作モードは、5,7です。 6(ノーマルモード)は、対応できません。
【H8/3068F】
【H8/3069R】
対応CPU動作モードは、5,7です。
BCRレジスタのEMCビットにより内部レジスタおよびRAM先頭アドレスが変わりますので、
EMCビットの設定後にシンボルアクセスして下さい。
(スタックポイント設定後のソフトタイマの前に記述しておくと便利です。)
ユーザプログラムのダウンロード時は、BCRレジスタのEMCビットを強制的に「1」にします。
6.モニタ実行時のCPUに対する設定
NMI立下りエッジ指定(SYSCR)
内蔵RAM有効    (  “  )
モジュールストップコントローラのモニタ使用ポート(SCI)を解除(MSTPCR)
モニタ使用ポート(SCI)を初期設定
(DIVCR)設定値を退避後、高速モードに切換え、モニタ終了時に退避設定値の状態に戻します。
(TCSR)設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。
7.低消費電力モード状態の注意事項
低消費電力状態でブレークモード(モニタ実行)にさせますと低消費電力状態は解除されます。
8.ウォッチドッグタイマの注意事項
ブレークモード(モニタ実行)時は、ウォッチドッグタイマは停止します。
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。
本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムUP周期を10ms以上にして下さい。
ウォッチドッグタイマUPによるリセットになりますと、I/Oレジスタもリセットされます。
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。

H8/300H−SLP準備項目および制限事項TOP
1.ユーザ側での準備項目
デバッグモニタが常駐するためのエリア(0x200〜0x7FF)番地をあけてください。
ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。
メモリマップ


  内蔵ROM
終了アドレス
スタック方式(内蔵RAM) 固定番地方式(内蔵RAM)
使用可能開始番地
(ソースブレ-クを使用した場合)
使用可能開始番地 モニタ使用番地
H8/38076 0CFEFH 0F380H (*F3C0H) 0F3C0H *0F380H
H8/38602 3FFFH 0FB80H (使用不可) 0FB80H 別空間
モニタが内蔵RAM先頭より0x40バイト使用する。
2.使用制限事項
NMIは、デバッガが占有します。
モニタ使用の割り込みベクタは、NMI・アドレスブレーク・リザーブエリアです。(ダウンロード時に自動セット)
リセットベクタ値は0x800とし、0x800番地にはスタックポインタ設定の命令を配置して下さい。
デバッグ中は、スタックポイントの設定後に約1〜200ms(ハード構成による)以上のソフトタイマを入れることを推奨します。
CPU設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から20us後にモニタ(NMI)を起動させます。(ユーザモード時のみ)
NMIエッジは、立下りエッジ(初期値)とします。
使用端子は、リセット・NMI・ブートモード時に使用する通信線を占有使用します。
P36/E7_0 P37/E7_1 P16/E7_2 NMI RES(共有)
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。
3.機能制限事項
レジスタのSP(スタックポインタ)は、リードオンリです。
スタックポインタが適正値でない場合は、モニタは正常動作しません。(例 0xFF7E値が適正値)
モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。
4.ブレークに対する注意事項
実行後ブレーク固定です。
このモニタは、CPUに内蔵したアドレスブレークコントローラ(PBC)を利用しています。
ブレークにおける制限事項は、PBC仕様に準拠しますので注意が必要です。(CPU別ハードウェアマニュアル必読)
機能および制限は、H8/300H Tinyと同等です。
5.モニタ遷移時のCPUに対する設定
モニタ使用ポート(SCI)を初期設定
(SYSCR1,SYSCR2)設定値を退避後、アクティブモード(高速)に切り替え、モニタ終了時に退避設定値の状態に戻します。
(TCSRWD1)設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。(ユーザモード時)
6.H8/38602特有の注意事項
発振子をOSC1,OSC2端子に接続した状態でデバッグして下さい。
このシリーズは、ウォッチドッグタイマが初期状態で有効になっています。
7.低消費電力モード状態の注意事項
低消費電力状態でブレークモード(ファーム起動)にさせますと低消費電力状態は解除されます。
8.ウォッチドッグタイマの注意事項
ブレークモード(モニタ遷移)時は、ウォッチドッグタイマは停止します。
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。
ユーザモードでのデバッグ指定において、本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムUP周期を10ms以上の設定にして下さい。(エミュレーションモードでは制限なしです。)
ユーザモードでのデバッグ指定において、ウォッチドッグタイマUPによるリセットになりますと、PBC(PCブレーク)もリセットされますので再設定して下さい。(エミュレーションモードでは保持します。)
ウォッチドッグタイマのタイムUP−RESET動作を確認する場合は、エミュレーションモードで確認して下さい。
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。
9.デバッグモードについて
H8/300H−SLPシリーズのデバッグモードは2モードから選択できます。その2モードの特徴を記述します。
(1)エミューレーションモード CPU内蔵のオンチップデバッグ機能を利用するモードです。
(2)ユーザモード PBC(PCブレークコントローラ)を使用してユーザモードでデバッグするモードです。 
【モード別機能の相違】
項目 エミュレーションモード ユーザモード
モード遷移時の内蔵RAM状態(電源ONスタート時のみ)  書き変る 書き変らない
ハードブレークの使用 可能 可能
デバッグ時のウォッチドッグタイマ使用 可能 可能(10ms以上)
デバッグ時のウォッチドッグタイマリセット時のI/O状態 保持 リセット
デバッグ時の低消費電力モードへの対応 可能 不可
分岐トレースの使用 可能 不可
デバッグ時のリセット遅延防止ソフトタイマ 不要 推奨
ソースブレークの使用 不可 可能
PUTCHの使用 不可 不可
【CPU別モード選択可否】
CPU名 エミュレーションモード ユーザモード
H8/38076
H8/38602 ×
10.リセット遅延に関する注意事項
H8/Tinyシリーズのデバッグ方式を「ユーザモード」で指定し、ハード的にリセット遅延があるに関わらず「CPU設定」で「リセット遅延回路」を使用しない側の設定で、DEFの「Start」を掛けますと内蔵RAMの先頭部分「約16バイト」が書き換わります。
理由としては、遅延の為、リセットLOW状態でNMIがLOWになる為、エミュレーション回路の一部が起動してしまうことにより書き換わります。
11.バッテリバックアップシステムの場合の注意事項
H8/Tinyシリーズの場合、FROMに書く時の手順として高速ブートモード(エミュレーションモード)に遷移させてからFROM書き込みシーケンスに移行させています。高速ブートモード中は外部からのRESET信号が無効になってしまいますので、書き込み終了後H-debuggeを外した状態で、かつ、モニタ(ファーム)が起動出来ない状態の場合、VCCをOV(ゼロ)に落とし、必ず高速ブートモードから抜けさせて下さい。

H8/36xxx準備項目および制限事項TOP
1.ユーザ側での準備項目
デバッグモニタが常駐するためのエリア(0x200〜0x7FF)番地をあけてください。
ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。
メモリマップ


  内蔵ROM
終了アドレス
スタック方式(内蔵RAM) 固定番地方式(内蔵RAM) リセット解除時
オンチップオシレータ
動作
使用可能開始番地
(ソースブレ-クを使用した場合)
使用可能開始番地 モニタ使用番地
H8/36012 3FFFH 0F780H (*F7C0H) 0F7C0H *0F780H なし
H8/36014 7FFFH 0F780H (*F7C0H) 0F7C0H *0F780H なし
H8/36024 7FFFH 0F780H (*F7C0H) 0F7C0H *0F780H なし
H8/36034 7FFFH 0F780H (*F7C0H) 0F7C0H *0F780H なし
H8/36037 0DFFFH 0F780H (*F7C0H) 0F7C0H *0F780H なし
H8/36049 17FFFH 0FFF780H (*FFF7C0H) 0FFF7C0H *0FFF780H なし
H8/36054 7FFFH 0F780H (*F7C0H) 0F7C0H *0F780H なし
H8/36057 0DFFFH 0F780H (*F7C0H) 0F7C0H *0F780H なし
H8/36064 7FFFH 0F780H (*F7C0H) 0F7C0H *0F780H なし
H8/36077 0DFFFH 0F780H (*F7C0H) 0F7C0H *0F780H 10MHz
H8/36087 0DFFFH 0F780H (*F7C0H) 0F7C0H *0F780H なし
H8/36109 1FFFFH 0FFF780H (*FFF7C0H) 0FFF7C0H *0FFF780H 10MHz
H8/3664(N) 7FFFH 0F780H (*F7C0H) 0F7C0H *0F780H なし
H8/3670 1FFFH 0F780H (*F7C0H) 0F7C0H *0F780H なし
H8/3672 4FFFH 0F780H (*F7C0H) 0F7C0H *0F780H なし
H8/3687(N) 0DFFFH 0F780H (*F7C0H) 0F7C0H *0F780H なし
H8/3694(N) 7FFFH 0F780H (*F7C0H) 0F7C0H *0F780H なし
H8/36902 2FFFH 0F980H (*F9C0H) 0F9C0H *0F980H 8MHz
H8/36912 2FFFH 0F980H (*F9C0H) 0F9C0H *0F980H 8MHz
モニタが内蔵RAM先頭より0x40バイト使用する。
2.使用制限事項
H8/36xxNデバイスをデバッグする場合は、CPU設定をH8/36xxにして下さい。
NMIは、デバッガが占有します。
モニタ使用の割り込みベクタは、NMI・アドレスブレーク・トラップ2・トラップ3です。(ダウンロード時に自動セット)
リセットベクタ値は0x800とし、0x800番地にはスタックポインタ設定の命令を配置して下さい。
デバッグ中は、スタックポイントの設定後に約1〜200ms(ハード構成による)以上のソフトタイマを入れることを推奨します。
CPU設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から20us後にモニタ(NMI)を起動させます。(ユーザモード時のみ)
NMIエッジは、立下りエッジ(初期値)とします。
使用端子は、リセット・NMI・ブートモード時に使用する通信線を占有使用します。
P87/E10T_2 P86/E10T_1 P85/E10T_0 NMI RESET(共有)
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。
3.機能制限事項
レジスタのSP(スタックポインタ)は、リードオンリです。
スタックポインタが適正値でない場合は、モニタは正常動作しません。(例 0xFF7E値が適正値)
モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。
4.ブレークに対する注意事項
実行後ブレーク固定です。
このモニタは、CPUに内蔵したアドレスブレークコントローラ(PBC)を利用しています。
ブレークにおける制限事項は、PBC仕様に準拠しますので注意が必要です。(CPU別ハードウェアマニュアル必読)
このPBCは実行後ブレークですので、ステップ実行時にサブルーチンコールだった場合、次行のニモニックにブレークポイント
を置きますので、その行の実行後にブレークする事になります。
つまり、サブルーチンコールのステップ実行は、次行で一行飛びになります。
分岐命令の飛び先でのブレークの注意

分岐命令 Bcc label:8の場合のブレーク設定には、注意が必要です。
true時の次行にブレークを置きますとブレークしません。
      例1)C言語
          if(条件 == true) {
            第一行目 <――――――― ここ
            第ニ行目
          }

       例2)ASM
          bne label:8
          mov r1、r2 <―――――― ここ
          mov r2、r3
      label
ブレーク設定をしたい場合は、ダミー文、もしくはnop文で行を空けてブレーク設定してください。
上記現象は、Bcc label:16にしますと発生しません。

又、false先にブレークを置きますとtrue発生時でもブレーク発生します。
      例1)C言
          if(条件 == true) {
            第一行目 <――――――― ブレーク発生
          }
          else{
            第一行目 <――――――― ここ
            第ニ行目
          }

       例2)ASM
          bne label:8
          mov r1、r2 <―――――― ブレーク発生
          mov r2、r3
          bra label2
      label:
          mov r1、r2 <―――――― ここ
      label2:
ブレーク設定をしたい場合は、ダミー文、もしくはnop文で行を空けてブレーク設定してください。
上記現象は、Bcc label:16にしますと発生しません。
5.モニタ遷移時のCPUに対する設定>
NMI立下りエッジ指定(IEGR1)
モニタ使用ポート(SCI)を初期設定
(SYSCR2)設定値を退避後、アクティブモード(高速)に切り替え、モニタ終了時に退避設定値の状態に戻します。
(TCSRWD)設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。(ユーザモード時)
6.H8/36077,3610936902,36912特有の注意事項
内蔵フラッシュROMに書込む時は、内蔵オシレータを使用しています。(周波数は上記表を参照して下さい。)
7.低消費電力モード状態の注意事項
低消費電力状態でブレークモード(ファーム起動)にさせますと低消費電力状態は解除されます。
8.ウォッチドッグタイマの注意事項
ブレークモード(モニタ遷移)時は、ウォッチドッグタイマは停止します。
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。
ユーザモードでのデバッグ指定において、本体と送受信が確立した時点でウォッチドッグタイマを停止させています。よって、タイムUP周期を10ms以上にして下さい。(エミュレーションモードで使用されている場合は制限がありません。)
ユーザモードでのデバッグ指定において、ウォッチドッグタイマUPによるリセットになりますと、PBC(PCブレーク)もリセットされます。(エミュレーションモードで使用されている場合は保持しています。)
リセット解除直後からWDT動作開始になるグループをお使いになる場合は、初期化が済むまで停止させることを推奨します。
1) H8/36064グループ
2) H8/36077グループ
3) H8/36109グループ
4) H8/36902グループ
5) H8/36912グループ
上記グループはリセット解除直後からWDTが動作しています。
ウォッチドッグタイマのタイムUP−RESET動作を確認する場合は、エミュレーションモードで確認して下さい。
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。
9.デバッグモードについて
H8/Tinyシリーズのデバッグモードは2モードから選択できます。その2モードの特徴を記述します。
(1)エミューレーションモード CPU内蔵のオンチップデバッグ機能を利用するモードです。
(2)ユーザモード PBC(PCブレークコントローラ)を使用してユーザモードでデバッグするモードです。 
【モード別機能の相違】
項目 エミュレーションモード ユーザモード
モード遷移時の内蔵RAM状態(電源ONスタート時のみ)  書き変る 書き変らない
ハードブレークの使用 可能 可能
デバッグ時のウォッチドッグタイマ使用 可能 可能(10ms以上)
デバッグ時のウォッチドッグタイマリセット時のI/O状態 保持 リセット
デバッグ時の低消費電力モードへの対応 可能 不可
分岐トレースの使用 可能 不可
デバッグ時のリセット遅延防止ソフトタイマ 不要 推奨
ソースブレークの使用 不可 可能
PUTCHの使用 不可 可能
【CPU別モード選択可否】
CPU名 エミュレーションモード ユーザモード
H8/36012
H8/36014
H8/36024
H8/36034
H8/36037
H8/36049
H8/36054
H8/36057
H8/36064
H8/36077
H8/36087
H8/36109
H8/3664(N)
H8/3670
H8/3672
H8/3687(N)
H8/3694(N)
H8/36902
H8/36912
10.リセット遅延に関する注意事項
H8/Tinyシリーズのデバッグ方式を「ユーザモード」で指定し、ハード的にリセット遅延があるに関わらず「CPU設定」で「リセット遅延回路」を使用しない側の設定で、DEFの「Start」を掛けますと内蔵RAMの先頭部分「約16バイト」が書き換わります。
理由としては、遅延の為、リセットLOW状態でNMIがLOWになる為、エミュレーション回路の一部が起動してしまうことにより書き換わります。
11.バッテリバックアップシステムの場合の注意事項
H8/Tinyシリーズの場合、FROMに書く時の手順として高速ブートモード(エミュレーションモード)に遷移させてからFROM書き込みシーケンスに移行させています。高速ブートモード中は外部からのRESET信号が無効になってしまいますので、書き込み終了後H-debuggeを外した状態で、かつ、モニタ(ファーム)が起動出来ない状態の場合、VCCをOV(ゼロ)に落とし、必ず高速ブートモードから抜けさせて下さい。

H8S:BOOT/21xx準備項目および制限事項TOP
1.ユーザ側での準備項目
MCU動作モードは、(2,3,ブート,ユーザプログラムモード)をサポートします。
デバッグモニタが常駐するためのエリア(0x200〜0x7FF)番地をあけてください。
ただし、0x400〜0x4FF番地はDTCベクタテーブルとして使用可能です。
ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。
メモリマップ


  内蔵ROMl
終了アドレス
スタック方式(内蔵RAM) 固定番地方式(内蔵RAM)
使用可能開始番地
(ソースブレ-クを使用した場合)
使用可能開始番地 モニタ使用番地
H8S/2132 0FFFFH 0FFE880H (*FFE880H) 0FFE880H *0FFFF00H
H8S/2132R 0FFFFH 0FFE880H (*FFE880H) 0FFE880H *0FFFF00H
H8S/2134 1FFFFH 0FFE080H (*FFE080H) 0FFE080H *0FFFF00H
H8S/2138 1FFFFH 0FFE080H (*FFE080H) 0FFE080H *0FFFF00H
H8S/2144 1FFFFH 0FFE080H (*FFE080H) 0FFE080H *0FFFF00H
H8S/2148 1FFFFH 0FFE080H (*FFE080H) 0FFE080H *0FFFF00H
モニタが内蔵RAM2を使用する。(DEFバージョン6.50xより対応)
2.使用制限事項
NMIは、デバッガが占有します。
モニタ使用の割り込みベクタは、NMI・PCブレーク・トラップ2・トラップ3です。(ダウンロード時に自動セット)
リセットベクタ値は0x800とし、0x800番地にはスタックポインタ設定の命令を配置して下さい。
DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。
デバッグ中は、スタックポイントの設定後に約1〜200ms(ハード構成による)以上のソフトタイマを入れることを推奨します。
CPU設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から20us後にモニタ(NMI)を起動させます。
NMIエッジは、立下りエッジ(初期値)とします。
内蔵RAM有効(初期値)とします。
使用端子は、リセット・NMI・ブートモード時に使用する通信線および、それに伴うSCKを占有使用します。
TXD1 RXD1 
SCK1 NMI RESET(共有)
デバッグI/Fを調歩同期に指定した場合は、
SCK1は未使用になります。
CPU動作モード(ブート・Normal・Advanced)設定回路および設定は、ユーザ(ターゲット)側で準備・設定して下さい。
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。
3.機能制限事項
レジスタのSP(スタックポインタ)は、リードオンリです。
スタックポインタが適正値でない場合は、モニタは正常動作しません。
モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。
4.ブレークに対する注意事項
このモニタは、CPUに内蔵したPCブレークコントローラ(PBC)を利用しています。
ブレークにおける制限事項は、PBC仕様に準拠しますので注意が必要です。(CPU別ハードウェアマニュアル必読)
特に、H8S/21XX等のプリフェッチブレークは、命令をプリフェッチした時点でブレーク割り込みが発生するため、予定位置より前後の位置でブレークします。
命令によっては、プリフェッチブレークの影響によりPCが進まない現象が発生します。
これを回避するため次の次のニモニッックを分析して予定ブレーク位置を設定していますが、コンディションフラグによる分岐等の場合ミスする可能性があります。
この現象に遭遇した場合は、演算と分岐命令の間にNOP命令を2個以上挿入した形で確認願います。
又、関数のヘッドでブレークポイントを設定しますと、上の関数の“RTS”が実行した場合にもブレークが発生しますので注意して下さい。
この現象をさけたい場合は、関数と関数の間にNOP命令を2個以上入れてください。
トレース/ステップ/Cトレース/Cステップ実行は、PBCを利用して実現させています。
プリフェッチの制限により1行毎には動作しない場合があります。
5.モニタ実行時のCPUに対する設定
NMI立下りエッジ指定(SYSCR)
内蔵RAM有効    (  “  )
モジュールストップコントローラのモニタ使用ポート(SCI)を解除(MSTPCR)
SCIの制御レジスタ側に選択(STCR)
モニタ使用ポート(SCI)を初期設定
(SBRCR)設定値を退避後、高速モードに切換え、モニタ終了時に退避設定値の状態に戻します。
(TCSR0,TCSR1)設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。
6.低消費電力モード状態の注意事項
サブクロックを使用するモード(サブアクティブモード等)には対応していません。
低消費電力状態でブレークモード(モニタ実行)にさせますと低消費電力状態は解除されます。
7.ウォッチドッグタイマの注意事項
ブレークモード(モニタ実行)時は、ウォッチドッグタイマは停止します。
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。
本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムUP周期を10ms以上にして下さい。
ウォッチドッグタイマUPによるリセットになりますと、PBC(PCブレーク)もリセットされますので再設定して下さい。
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。
8.その他注意事項
H8S内部I/Oレジスタの中には、16,32ビットの指定ビットによるアクセス制限がついている場合があります。
メモリセットコマンド等で内部I/Oレジスタアクセスする場合は、指定ビット長でアクセスして下さい。
指定ビット長以外でアクセスしますと間違った情報を得ることになります。

H8S:BOOT/22xx準備項目および制限事項TOP
1.ユーザ側での準備項目
MCU動作モードは、(6,7,ブート,ユーザプログラムモード)をサポートします。
デバッグモニタが常駐するためのエリア(0x200〜0x7FF)番地をあけてください。
ただし、0x400〜0x4FF番地はDTCベクタテーブルとして使用可能です。
ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。
メモリマップ


  内蔵ROM
終了アドレス
スタック方式(内蔵RAM) 固定番地方式(内蔵RAM)
使用可能開始番地
(ソースブレ-クを使用した場合)
使用可能開始番地 モニタ使用番地
H8S/2238B 3FFFFH 0FFB000H (*FFB000H) 0FFB000H *0FFFFC0H
H8S/2238R 3FFFFH 0FFB000H (*FFB000H) 0FFB000H *0FFFFC0H
H8S/2239 5FFFFH 0FF7000H (*FF7000H) 0FF7000H *0FFFFC0H
H8S/2258 3FFFFH 0FFB000H (*FFB000H) 0FFB000H *0FFFFC0H
H8S/2268 3FFFFH 0FFB000H (*FFB000H) 0FFB000H *0FFFFC0H
モニタが内蔵RAM2を使用する。(DEFバージョン6.50xより対応)
2.使用制限事項
NMIは、デバッガが占有します。
DMAコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。
モニタ使用の割り込みベクタは、NMI・PCブレーク・トレース・トラップ2・トラップ3です。(ダウンロード時に自動セット)
リセットベクタ値は0x800とし、0x800番地にはスタックポインタ設定の命令を配置して下さい。
DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。
デバッグ中は、スタックポイントの設定後に約1〜200ms(ハード構成による)以上のソフトタイマを入れることを推奨します。
CPU設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から20us後にモニタ(NMI)を起動させます。
NMIエッジは、立下りエッジ(初期値)とします。
内蔵RAM有効(初期値)とします。
使用端子は、リセット・NMI・ブートモード時に使用する通信線および、それに伴うSCK・FWEを占有使用します。
TXD2 RXD2 
SCK2 NMI FWE RESET(共有)
デバッグI/Fを調歩同期に指定した場合は、
SCK2は未使用になります。
2238(R)_39_58は、TXDx RXDx SCKx の番号をCPU設定により選択することができます。(ブートロード時は除く)
CPU動作モード(ブート・Advanced)設定回路および設定は、ユーザ(ターゲット)側で準備・設定して下さい。
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。
3.機能制限事項
レジスタのSP(スタックポインタ)およびEXRは、リードオンリです。
スタックポインタやEXR値が適正値でない場合は、モニタは正常動作しません。
2238は、MD2を‘0‘(ブートモード)にしてもモニタは実行しますので、一度モニタプログラムを書き込みますと緑点滅のブートモード判定をしなくなります。
モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。
4.ブレーク/トレースに対する注意事項
【共通事項】
実行前ブレーク固定です。
このモニタは、CPUに内蔵したPCブレークコントローラ(PBC)を利用しています。
ブレークにおける制限事項は、PBC仕様に準拠しますので注意が必要です。(CPU別ハードウェアマニュアル必読)
また、ステップ実行は、ニモニックを分析しながら次ブレーク位置を設定して実行しています。(3secタイムアウト付)
ステップ実行時は、サブルーチンが3sec経っても戻ってこないようなプログラムの場合は、使用しないで下さい。
モジュールストップコントロールレジスタ内のPBC部を1にするとブレーク割り込みが発生しなくなります。
【割込みモード0の場合】
PCブレークコントローラ(PBC)を有効にするには、割込みを許可状態にして下さい。
PCブレークは、割込みが許可状態の時のみ停止します。
トレース/ステップ実行は、PCブレークコントローラ(PBC)を利用しています。
【割込みモード2の場合】
PCブレークの割り込みプライオリティは7になっています。
ユーザ使用の割り込みレベルは全て6以下にして下さい。
ブレークを有効にしたい場合は、CPUのEXRの割り込みマスクレベルを6以下に設定してください。
CPUに内蔵されたトレース機能を利用しています。
5.モニタ実行時のCPUに対する設定
NMI立下りエッジ指定(SYSCR)
内蔵RAM有効    (  “  )
モジュールストップコントローラのモニタ使用ポート(SCI)を解除(MSTPCRB)
モジュールストップコントローラのブレークコントローラ(PBC)を解除(MSTPCRC)
モニタ使用ポート(SCI)を初期設定
(SCKCR)設定値を退避後、高速モードに切換え、モニタ終了時に退避設定値の状態に戻します。
(TCSR0,TCSR1)設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。
6.低消費電力モード状態の注意事項
サブクロックを使用するモード(サブアクティブモード等)には対応していません。
低消費電力状態でブレークモード(モニタ実行)にさせますと低消費電力状態は解除されます。
7.ウォッチドッグタイマの注意事項
ブレークモード(モニタ実行)時は、ウォッチドッグタイマは停止します。
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。
本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムUP周期を10ms以上にして下さい。
ウォッチドッグタイマUPによるリセットになりますと、PBC(PCブレーク)もリセットされますので再設定して下さい。
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。
8.その他注意事項
H8S内部I/Oレジスタの中には、16,32ビットの指定ビットによるアクセス制限がついている場合があります。
メモリセットコマンド等で内部I/Oレジスタアクセスする場合は、指定ビット長でアクセスして下さい。
指定ビット長以外でアクセスしますと間違った情報を得ることになります。

H8S:BOOT/PBC無しType準備項目および制限事項TOP
1.ユーザ側での準備項目
MCU動作モードは、(6,7,ブート,ユーザプログラムモード)をサポートします。
デバッグモニタが常駐するためのエリア(0x200〜0x7FF)番地をあけてください。
ただし、0x400〜0x4FF番地はDTCベクタテーブルとして使用可能です。
ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。
メモリマップ


  内蔵ROM
終了アドレス
スタック方式(内蔵RAM) 固定番地方式(内蔵RAM)
使用可能開始番地
(ソースブレ-クを使用した場合)
使用可能開始番地 モニタ使用番地
H8S/2318 3FFFFH 0FFDC00H (*FFDC40H) 0FFDC40H *0FFDC00H
H8S/2319 7FFFFH 0FFDC00H (*FFDC40H) 0FFDC40H *0FFDC00H
モニタが内蔵RAM先頭より0x40バイト使用する。
2.使用制限事項
NMIは、デバッガが占有します。
DMAコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。
モニタ使用の割り込みベクタは、NMI・トレース・トラップ2・トラップ3です。(ダウンロード時に自動セット)
リセットベクタ値は0x800とし、0x800番地にはスタックポインタ設定の命令を配置して下さい。
DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。
デバッグ中は、スタックポイントの設定後に約1〜200ms(ハード構成による)以上のソフトタイマを入れることを推奨します。
CPU設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から20us後にモニタ(NMI)を起動させます。
NMIエッジは、立下りエッジ(初期値)とします。
内蔵RAM有効(初期値)とします。
使用端子は、リセット・NMI・ブートモード時に使用する通信線および、それに伴うSCK・FWEを占有使用します。
TXD1 RXD1 
SCK1 NMI FWE RESET(共有)
デバッグI/Fを調歩同期に指定した場合は、
SCK1は未使用になります。
CPU動作モード(ブート・Advanced)設定回路および設定は、ユーザ(ターゲット)側で準備・設定して下さい。
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。
3.機能制限事項
レジスタのSP(スタックポインタ)およびEXRは、リードオンリです。
スタックポインタやEXR値が適正値でない場合は、モニタは正常動作しません。
モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。
4.ブレーク/トレースに対する注意事項
【共通事項】
このCPUは、PCブレークコントローラ(PBC)が無い為、ハードブレーク機能を使用することができません。
ソースブレークソフトブレークの対応になります。
ハードトレースに関しては、割り込みモード2の場合に使用可能になります。(ROM)
プログラムがRAM上の場合は、トレース/ステップ実行が可能になります。
【割込みモード0の場合】
ソースブレークかソフトブレークを使用します。
プログラムがROM上の場合は、トレース機能を使用することができません。
プログラムがRAM上の場合は、トレース/ステップ実行が可能になります。
【割込みモード2の場合】
ソースブレークかソフトブレークを使用します。
プログラムがROM上の場合は、トレース機能のみ使用することができます。
プログラムがRAM上の場合は、トレース/ステップ実行が可能になります。
5.H8S/2318Fの特記事項
ダウンロード時は「BCRL<EAE>」を0(ゼロ)に強制設定しています。
6.モニタ実行時のCPUに対する設定
NMI立下りエッジ指定(SYSCR)
内蔵RAM有効    (  “  )
モジュールストップコントローラのモニタ使用ポート(SCI)を解除(MSTPCR)
モニタ使用ポート(SCI)を初期設定
(SCKCR)設定値を退避後、高速モードに切換え、モニタ終了時に退避設定値の状態に戻します。
(TCSR)設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。
7.低消費電力モード状態の注意事項
サブクロックを使用するモード(サブアクティブモード等)には対応していません。
低消費電力状態でブレークモード(モニタ実行)にさせますと低消費電力状態は解除されます。
8.ウォッチドッグタイマの注意事項
ブレークモード(モニタ実行)時は、ウォッチドッグタイマは停止します。
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。
本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムUP周期を10ms以上にして下さい。
ウォッチドッグタイマUPによるリセットになりますと、I/Oレジスタもリセットされます。
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。
9.その他注意事項
H8S内部I/Oレジスタの中には、16,32ビットの指定ビットによるアクセス制限がついている場合があります。
メモリセットコマンド等で内部I/Oレジスタアクセスする場合は、指定ビット長でアクセスして下さい。
指定ビット長以外でアクセスしますと間違った情報を得ることになります。

H8S:BOOT/25xx準備項目および制限事項TOP
1.ユーザ側での準備項目
MCU動作モードは、(6,7,ブート,ユーザプログラムモード)をサポートします。
デバッグモニタが常駐するためのエリア(0x200〜0x7FF)番地をあけてください。
ただし、0x400〜0x4FF番地はDTCベクタテーブルとして使用可能です。
ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。
メモリマップ


  内蔵ROM
終了アドレス
スタック方式(内蔵RAM) 固定番地方式(内蔵RAM)
使用可能開始番地
(ソースブレ-クを使用した場合)
使用可能開始番地 モニタ使用番地
H8S/2505 5FFFFH 0FF7000H (*FF7000H) 0FF7000H *0FFFFC0H
H8S/2506 7FFFFH 0FF7000H (*FF7000H) 0FF7000H *0FFFFC0H
H8S/2551 5FFFFH 0FF9000H (*FF9000H) 0FF9000H *0FFFFC0H
H8S/2552 7FFFFH 0FF7000H (*FF7000H) 0FF7000H *0FFFFC0H
H8S/2556 7FFFFH 0FF7000H (*FF7000H) 0FF7000H *0FFFFC0H
モニタが内蔵RAM2を使用する。(DEFバージョン6.50xより対応)
2.使用制限事項
NMIは、デバッガが占有します。
モニタ使用の割り込みベクタは、NMI・PCブレーク・トレース・トラップ2・トラップ3です。(ダウンロード時に自動セット)
リセットベクタ値は0x800とし、0x800番地にはスタックポインタ設定の命令を配置して下さい。
DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。
デバッグ中は、スタックポイントの設定後に約1〜200ms(ハード構成による)以上のソフトタイマを入れることを推奨します。
CPU設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から20us後にモニタ(NMI)を起動させます。
NMIエッジは、立下りエッジ(初期値)とします。
内蔵RAM有効(初期値)とします。
使用端子は、リセット・NMI・ブートモード時に使用する通信線および、それに伴うSCKを占有使用します。
TXD0 RXD0 
SCK0 NMI RESET(共有)
デバッグI/Fを調歩同期に指定した場合は、
SCK0は未使用になります。
CPU動作モード(ブート・Advanced)設定回路および設定は、ユーザ(ターゲット)側で準備・設定して下さい。
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。
フラッシュROMの書き換え可能マットはユーザマットのみです。
3.機能制限事項
レジスタのSP(スタックポインタ)およびEXRは、リードオンリです。
スタックポインタやEXR値が適正値でない場合は、モニタは正常動作しません。
モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。
4.ブレーク/トレースに対する注意事項
【共通事項】
実行前ブレーク固定です。
このモニタは、CPUに内蔵したPCブレークコントローラ(PBC)を利用しています。
ブレークにおける制限事項は、PBC仕様に準拠しますので注意が必要です。(CPU別ハードウェアマニュアル必読)
また、ステップ実行は、ニモニックを分析しながら次ブレーク位置を設定して実行しています。(3secタイムアウト付)
ステップ実行時は、サブルーチンが3sec経っても戻ってこないようなプログラムの場合は、使用しないで下さい。
モジュールストップコントロールレジスタ内のPBC部を1にするとブレーク割り込みが発生しなくなります。
【割込みモード0の場合】
PCブレークコントローラ(PBC)を有効にするには、割込みを許可状態にして下さい。
PCブレークは、割込みが許可状態の時のみ停止します。
トレース/ステップ実行は、PCブレークコントローラ(PBC)を利用しています。
【割込みモード2の場合】
PCブレークの割り込みプライオリティは7になっています。
ユーザ使用の割り込みレベルは全て6以下にして下さい。
ブレークを有効にしたい場合は、CPUのEXRの割り込みマスクレベルを6以下に設定してください。
CPUに内蔵されたトレース機能を利用しています。
5.モニタ実行時のCPUに対する設定
NMI立下りエッジ指定(SYSCR)
内蔵RAM有効    (  “  )
モジュールストップコントローラのモニタ使用ポート(SCI)を解除(MSTPCRB)
モジュールストップコントローラのブレークコントローラ(PBC)を解除(MSTPCRC)
モニタ使用ポート(SCI)を初期設定
(SCKCR)設定値を退避後、高速モードに切換え、モニタ終了時に退避設定値の状態に戻します。
(TCSR0,TCSR1)設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。
【調歩同期選択時の追加事項】
ソフトによりPLL指定する品種の場合、ボーレトをデフォルト指定で合わせてありますので、モニタの開始時にデフォルトに切替え、モニタ終了時に元の設定状態に戻します。
6.低消費電力モード状態の注意事項
低消費電力状態でブレークモード(モニタ実行)にさせますと低消費電力状態は解除されます。
7.ウォッチドッグタイマの注意事項
ブレークモード(モニタ実行)時は、ウォッチドッグタイマは停止します。
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。
本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムUP周期を10ms以上にして下さい。
ウォッチドッグタイマUPによるリセットになりますと、PBC(PCブレーク)もリセットされますので再設定して下さい。
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。
8.その他注意事項
H8S内部I/Oレジスタの中には、16,32ビットの指定ビットによるアクセス制限がついている場合があります。
メモリセットコマンド等で内部I/Oレジスタアクセスする場合は、指定ビット長でアクセスして下さい。
指定ビット長以外でアクセスしますと間違った情報を得ることになります。

H8S:BOOT/26xx準備項目および制限事項TOP
1.ユーザ側での準備項目
MCU動作モードは、(6,7,ブート,ユーザプログラムモード)をサポートします。(モード7だけのCPU有)
デバッグモニタが常駐するためのエリア(0x200〜0x7FF)番地をあけてください。
ただし、0x400〜0x4FF番地はDTCベクタテーブルとして使用可能です。
ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。
メモリマップ


  内蔵ROM
終了アドレス
スタック方式(内蔵RAM) 固定番地方式(内蔵RAM)
使用可能開始番地
(ソースブレ-クを使用する場合)
使用可能開始番地 モニタ使用番地
H8/2612 1FFFFH 0FFE000H (*FFE000H) 0FFE000H *0FFFFC0H
H8/2623 3FFFFH 0FFC000H (*FFC000H) 0FFC000H *0FFFFC0H
H8/2626 3FFFFH 0FFC000H (*FFC000H) 0FFC000H *0FFFFC0H
H8/2628 1FFFFH 0FFD000H (*FFD000H) 0FFD000H *0FFFFC0H
H8/2633 3FFFFH 0FFB000H (*FFB000H) 0FFB000H *0FFFFC0H
H8/2636 1FFFFH 0FFE000H (*FFE000H) 0FFE000H *0FFFFC0H
H8/2638 3FFFFH 0FFB000H (*FFB000H) 0FFB000H *0FFFFC0H
H8/2639 3FFFFH 0FFB000H (*FFB000H) 0FFB000H *0FFFFC0H
H8/2643 3FFFFH 0FFB000H (*FFB000H) 0FFB000H *0FFFFC0H
H8/2646 1FFFFH 0FFE000H (*FFE000H) 0FFE000H *0FFFFC0H
H8/2648 1FFFFH 0FFE000H (*FFE000H) 0FFE000H *0FFFFC0H
H8/2649 3FFFFH 0FFD000H (*FFD000H) 0FFD000H *0FFFFC0H
モニタが内蔵RAM2を使用する。(DEFバージョン6.50xより対応)
2.使用制限事項項
NMIは、デバッガが占有します。
DMAコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。
モニタ使用の割り込みベクタは、NMI・PCブレーク・トレース・トラップ2・トラップ3です。(ダウンロード時に自動セット)
リセットベクタ値は0x800とし、0x800番地にはスタックポインタ設定の命令を配置して下さい。
DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。
デバッグ中は、スタックポイントの設定後に約1〜200ms(ハード構成による)以上のソフトタイマを入れることを推奨します。
CPU設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から20us後にモニタ(NMI)を起動させます。
NMIエッジは、立下りエッジ(初期値)とします。
内蔵RAM有効(初期値)とします。
使用端子は、リセット・NMI・ブートモード時に使用する通信線および、それに伴うSCK・FWEを占有使用します。
TXDx RXDx 
SCKx NMI FWE RESET(共有)
デバッグI/Fを調歩同期に指定した場合は、
SCKxは未使用になります。
2633(R)_36_38_39は、TXDx RXDx SCKx の番号をCPU設定により選択することができます。(ブートロード時は除く)
CPU動作モード(ブート・Advanced)設定回路および設定は、ユーザ(ターゲット)側で準備・設定して下さい。
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。
3.機能制限事項
レジスタのSP(スタックポインタ)およびEXR・MACH・MACLは、リードオンリです。
スタックポインタやEXR値が適正値でない場合は、モニタは正常動作しません。
モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。
4.ブレーク/トレースに対する注意事項
【共通事項】
実行前ブレーク固定です。
このモニタは、CPUに内蔵したPCブレークコントローラ(PBC)を利用しています。
ブレークにおける制限事項は、PBC仕様に準拠しますので注意が必要です。(CPU別ハードウェアマニュアル必読)
また、ステップ実行は、ニモニックを分析しながら次ブレーク位置を設定して実行しています。(3secタイムアウト付)
ステップ実行時は、サブルーチンが3sec経っても戻ってこないようなプログラムの場合は、使用しないで下さい。
モジュールストップコントロールレジスタ内のPBC部を1にするとブレーク割り込みが発生しなくなります。
【割込みモード0の場合】
PCブレークコントローラ(PBC)を有効にするには、割込みを許可状態にして下さい。
PCブレークは、割込みが許可状態の時のみ停止します。
トレース/ステップ実行は、PCブレークコントローラ(PBC)を利用しています。
【割込みモード2の場合】
PCブレークの割り込みプライオリティは7になっています。
ユーザ使用の割り込みレベルは全て6以下にして下さい。
ブレークを有効にしたい場合は、CPUのEXRの割り込みマスクレベルを6以下に設定してください。
CPUに内蔵されたトレース機能を利用しています。
5.モニタ実行時のCPUに対する設定
NMI立下りエッジ指定(SYSCR)
内蔵RAM有効    (  “  )
モジュールストップコントローラのモニタ使用ポート(SCI)を解除(MSTPCRB)
モジュールストップコントローラのブレークコントローラ(PBC)を解除(MSTPCRC)
モニタ使用ポート(SCI)を初期設定
(SCKCR)設定値を退避後、高速モードに切換え、モニタ終了時に退避設定値の状態に戻します。
(TCSR0,TCSR1)設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。
【調歩同期選択時の追加事項】
ソフトによりPLL指定する品種の場合、ボーレトをデフォルト指定で合わせてありますので、モニタの開始時にデフォルトに切替え、モニタ終了時に元の設定状態に戻します。
6.低消費電力モード状態の注意事項
サブクロックを使用するモード(サブアクティブモード等)には対応していません。
低消費電力状態でブレークモード(モニタ実行)にさせますと低消費電力状態は解除されます。
7.ウォッチドッグタイマの注意事項
ブレークモード(モニタ実行)時は、ウォッチドッグタイマは停止します。
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。
本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムUP周期を10ms以上にして下さい。
ウォッチドッグタイマUPによるリセットになりますと、PBC(PCブレーク)もリセットされますので再設定して下さい。
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。
8.その他注意事項
H8S内部I/Oレジスタの中には、16,32ビットの指定ビットによるアクセス制限がついている場合があります。
メモリセットコマンド等で内部I/Oレジスタアクセスする場合は、指定ビット長でアクセスして下さい。
指定ビット長以外でアクセスしますと間違った情報を得ることになります。

H8SX:BOOT/PBC無しType準備項目および制限事項TOP
1.ユーザ側での準備項目
MCU動作モードは、(6,7,ブート,ユーザプログラムモード)をサポートします。
デバッグモニタが常駐するためのエリア(0x800〜0xFFF)番地をあけてください。
ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。
メモリマップ


  内蔵ROM
終了アドレス
スタック方式(内蔵RAM) 固定番地方式(内蔵RAM)
使用可能開始番地
(ソースブレ-クを使用した場合)
使用可能開始番地 モニタ使用番地
H8SX/1657 0BFFFFH 0FF6000H (*FF6040H) 0FF6040H *0FF6000H
モニタが内蔵RAM先頭より0x40バイト使用する。
2.使用制限事項
NMIは、デバッガが占有します。
DMAコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。
モニタ使用の割り込みベクタは、NMI・トレース・トラップ2・トラップ3です。(ダウンロード時に自動セット)
リセットベクタ値は0x1000とし、0x1000番地にはスタックポインタ設定の命令を配置して下さい。
DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。
デバッグ中は、スタックポイントの設定後に約1〜200ms(ハード構成による)以上のソフトタイマを入れることを推奨します。
CPU設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から20us後にモニタ(NMI)を起動させます。
NMIエッジは、立下りエッジ(初期値)とします。
内蔵RAM有効(初期値)とします。
使用端子は、リセット・NMI・ブートモード時に使用する通信線および、それに伴うSCKを占有使用します。
TXD1 RXD1 
SCK1 NMI  RESET(共有)
デバッグI/Fを調歩同期に指定した場合は、
SCK1は未使用になります。
CPU動作モード(ブート・Advanced)設定回路および設定は、ユーザ(ターゲット)側で準備・設定して下さい。
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。
3.機能制限事項
レジスタのSP(スタックポインタ)・VBR・EXR・MACH・MACLは、リードオンリです。
スタック解析機能は、使用することができません。
スタックポインタやEXR値が適正値でない場合は、モニタは正常動作しません。
モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。
4.ブレーク/トレースに対する注意事項
【共通事項】
このCPUは、PCブレークコントローラ(PBC)が無い為、ハードブレーク機能を使用することができません。
ソースブレークソフトブレークの対応になります。
ハードトレースに関しては、割り込みモード2の場合に使用可能になります。(ROM)
プログラムがRAM上の場合は、トレース/ステップ実行が可能になります。
【割込みモード0の場合】
ソースブレークかソフトブレークを使用します。
プログラムがROM上の場合は、トレース機能を使用することができません。
プログラムがRAM上の場合は、トレース/ステップ実行が可能になります。
【割込みモード2の場合】
ソースブレークかソフトブレークを使用します。
プログラムがROM上の場合は、トレース機能のみ使用することができます。
プログラムがRAM上の場合は、トレース/ステップ実行が可能になります。
5.モニタ実行時のCPUに対する設定
NMI立下りエッジ指定(INTCR)
内蔵RAM有効    (SYSCR)
モジュールストップコントローラのモニタ使用ポート(SCI)を解除(MSTPCRB)
モニタ使用ポート(SCI)を初期設定とバッファ切り替え(P6ICR)
(TCSR)設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。
【調歩同期選択時の追加事項】
ソフトによりPLL指定する品種の場合、ボーレトをデフォルト指定で合わせてありますので、モニタの開始時にデフォルトに切替え、モニタ終了時に元の設定状態に戻します。
6.低消費電力モード状態の注意事項
低消費電力状態でブレークモード(モニタ実行)にさせますと低消費電力状態は解除されます。
7.ウォッチドッグタイマの注意事項
ブレークモード(モニタ実行)時は、ウォッチドッグタイマは停止します。
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。
本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムUP周期を10ms以上にして下さい。
ウォッチドッグタイマUPによるリセットになりますと、I/Oレジスタもリセットされます。
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。
8.その他注意事項
ルネサスCの場合は、コンパイラバージョンを「V6.01.00」以上にして下さい。
H8S内部I/Oレジスタの中には、16,32ビットの指定ビットによるアクセス制限がついている場合があります。
メモリセットコマンド等で内部I/Oレジスタアクセスする場合は、指定ビット長でアクセスして下さい。
指定ビット長以外でアクセスしますと間違った情報を得ることになります。

SH−2:BOOT/7x4x・7050・7051準備項目および制限事項TOP
1.ユーザ側での準備項目
MCU動作モードは、(2,3,ブートモード,ユーザプログラムモード)をサポートします。
デバッグモニタが常駐するためのエリア(0x800〜0xFFF)番地をあけてください。
ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。
メモリマップ


  内蔵ROM
終了アドレス
スタック方式(内蔵RAM) 固定番地方式(内蔵RAM)
使用可能開始番地
(ソースブレ-クを使用した場合)
使用可能開始番地 モニタ使用番地
SH7044 3FFFFH 0FFFFF000H (*FFFFF040H) 0FFFFF080H *0FFFFF000H
SH7044(CAChe) 3FFFFH 0FFFFF800H (*FFFFF840H) 0FFFFF880H *0FFFFF800H
SH7045 3FFFFH 0FFFFF000H (*FFFFF040H) 0FFFFF080H *0FFFFF000H
SH7045(CAChe) 3FFFFH 0FFFFF800H (*FFFFF840H) 0FFFFF880H *0FFFFF800H
SH7046 3FFFFH 0FFFFD000H (*FFFFD040H) 0FFFFD080H *0FFFFD000H
SH7047 3FFFFH 0FFFFD000H (*FFFFD040H) 0FFFFD080H *0FFFFD000H
SH7050 1FFFFH 0FFFFE800H (*FFFFE840H) 0FFFFE880H *0FFFFE800H
SH7051 3FFFFH 0FFFFD800H (*FFFFD840H) 0FFFFD880H *0FFFFD800H
SH7144 3FFFFH 0FFFFE000H (*FFFFE040H) 0FFFFE080H *0FFFFE000H
SH7145 3FFFFH 0FFFFE000H (*FFFFE040H) 0FFFFE080H *0FFFFE000H
モニタが内蔵RAM先頭より0x40バイト使用する。
モニタが内蔵RAM先頭より0x80バイト使用する。
(CAChe)は、キャッシュ使用の場合です。
2.使用制限事項
NMIは、デバッガが占有します。
DMAコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。
モニタ使用の割り込みベクタは、NMI・UBCブレーク・トラップ62・トラップ63です。(ダウンロード時に自動セット)
一般不当・スロット不当・CPUアドレスエラー・DMACアドレスエラーの割り込みベクタは、CPU設定にてデバッガが通知するに設定しますとモニタ内の不当命令処理アドレス値を置きます。(ダウンロード時に自動セット)
ベクタ0(リセット)値は0x1000とし、ベクタ1(スタック)値は、4の倍数の適正なスタック値を置いてください。
DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。
デバッグ中は、スタックポイントの設定後に約1〜200ms(ハード構成による)以上のソフトタイマを入れることを推奨します。
CPU設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から20us後にモニタ(NMI)を起動させます。
NMIエッジは、立下りエッジ(初期値)とします。
内蔵RAM有効(初期値)とします。
UBCブレークの割り込みプライオリティは、15になっています。
ユーザ使用の割り込みレベルは、14以下にして下さい。
使用端子は、リセット・NMI・ブートモード時に使用する通信線および、それに伴うSCK・FWEを占有使用します。
TXD1  RXD1 
SCK1 NMI FWE RESET(共有)
デバッグI/Fを調歩同期に指定した場合は、
SCK1は未使用になります。
CPU動作モード(ブート・Advanced)設定回路および設定は、ユーザ(ターゲット)側で準備・設定して下さい。
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。
3.機能制限事項
レジスタのSP(スタックポインタ)およびVBRは、リードオンリです。
スタックポインタが適正値でない場合や、VBRがゼロ値でない場合は、モニタは正常動作しません。
ただし、ユーザプログラムにて0番地からのベクタ情報を使用目的アドレスに転送後、VBRを目的アドレスに変更した場合は動作します。
デバッガ操作での不当アクセス割り込みは、処理後無視するかたちになっていますが、ユーザプログラム走行中での
不当アクセスは、認識後デバッガにて通知します。(“不当アクセスが発生しました。”と表示します。)
モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。
4.ブレークに対する注意事項
実行前ブレーク固定です。
このモニタは、CPUに内蔵したUBCブレークコントローラを利用しています。
ブレークにおける制限事項は、UBC仕様に準拠しますので注意が必要です。(CPU別ハードウェアマニュアル必読)
また、トレース・ステップ 実行は、ニモニックを分析しながら次ブレーク位置を設定して実行しています。(3secタイムアウト付)
ステップ実行時は、サブルーチンが3sec経っても戻ってこないようなプログラムの場合は、使用しないで下さい。
ブレークを有効にしたい場合は、CPUのSRの割り込みマスクレベルを14以下に設定してください。
非遅延分岐命令の飛び先でのブレーク(bt/bf)の注意CPU別ハードウェアマニュアルに記述されていますが、
非遅延分岐命令の場合、飛び先命令にブレークを設定した場合、通常フェッチではブレークしません。(UBCの制限)
この現象を避けるために、当デバッカーでは、フェッチ+データアクセスのブレーク条件にしています。
しかし、この条件にした場合、非遅延分岐命令の次および、次々の命令にブレークポイントの設定をしますと、
非遅延分岐命令をフェッチするたびにブレークが発生してしまいます。(ハードウェアマニュアル内使用上の注意参照)
この現象は避けることができないため、非遅延分岐命令の次および、次々の命令にはブレーク設定をしないで下さい。
C言語の場合は、if文の“true”部の第一行目になります。
       例1)C言語
          if(条件 == true) {
            第一行目 <――――――― ここ
            第ニ行
          }

       例2)ASM
          bt  label
          mov r1、r2 <―――――― ここ
          mov r2、r3 <―――――― ここ
          mov r3、r4
      label:

ブレーク設定をしたい場合は、ダミー文、もしくはnop文で行を空けて設定してください。
5.ブレークトリガ出力機能を使用する場合の注意事項(SH7046/7047に限る)
この機能を使用する場合は、UBCTRGのピンファンクション(PFU)設定が必要になりますので、ユーザー側で設定して下さい。
記述例(サンプルプログラム)
    // UBCTRGのテスト(PA12の設定)
    PACRL3 &= ~(0x1000);   // PFU-PA12(TRG出力) PACRL3<12>= 0
    PACRL1 &= ~(0x300);    // PACRL<9><8>= 0
    PACRL1 |= 0x200;      // PACRL<9>=1
UBCRの設定は、DEF(コントロールソフト)側で実行します。
6.モニタ実行時のCPUに対する設定
NMI立下りエッジ指定(ICR)
モニタが使用する(TXD,RXD,SCK)のピンファンクション指定
モニタ使用ポート(SCI)を初期設定
UBC/内蔵ROM/RAMの有効指定
(TCSR)設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。
【調歩同期選択時の特記事項】
調歩同期に選択した場合は、(SCK)のピンファンクション指定は実施しません。
7.低消費電力モード状態の注意事項
低消費電力状態でブレークモード(モニタ実行)にさせますと低消費電力状態は解除されます。
8.ウォッチドッグタイマの注意事項
ブレークモード(モニタ実行)時は、ウォッチドッグタイマは停止します。
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。
H−debuggerと送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムUP周期を10ms以上の設定にして下さい。
ウォッチドッグタイマUPによるリセットになりますと、UBC(PCブレーク)もリセットされますので再設定して下さい。
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。
9.その他注意事項
SH−2の内部I/Oレジスタは、種類によって8,16,32ビットアクセス用とビット長により制限がついています。
メモリセットコマンド等で、内部I/Oレジスタアクセスする場合は、指定ビット長でアクセスして下さい。
指定外ビット長でアクセスしますと,間違った情報を得ることになります。

SH−2:BOOT/708x・712x・714準備項目および制限事項TOP
1.ユーザ側での準備項目
MCU動作モードは、(2,3,ブートモード,ユーザプログラムモード)をサポートします。
デバッグモニタが常駐するためのエリア(0x800〜0xFFF)番地をあけてください。
ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。
メモリマップ


  内蔵ROM
終了アドレス
スタック方式(内蔵RAM) 固定番地方式(内蔵RAM) 通信方式数
使用可能開始番地
(ソースブレ-クを使用した場合)
使用可能開始番地 モニタ使用番地
SH708x4 3FFFFH 0FFFF8000H (*FFFF8040H) 0FFFF8080H *0FFFF8000H クロック同期
SH708x5 7FFFFH 0FFFF4000H (*FFFF4040H) 0FFFF4080H *0FFFF4000H クロック同期
SH712x2 0FFFFH 0FFFFA000H (*FFFFA040H) 0FFFFA080H *0FFFFA000H 調歩同期
SH712x3 1FFFFH 0FFFFA000H (*FFFFA040H) 0FFFFA080H *0FFFFA000H 調歩同期
SH7146(R) 3FFFFH 0FFFF9000H (*FFFF9040H) 0FFFF9080H *0FFFF9000H クロック同期
SH71474A 3FFFFH 0FFFF9000H (*FFFF9040H) 0FFFF9080H *0FFFF9000H クロック同期
SH71474B 3FFFFH 0FFFF8000H (*FFFF8040H) 0FFFF8080H *0FFFF8000H クロック同期
SH71475A/B 5FFFFH 0FFFF8000H (*FFFF8040H) 0FFFF8080H *0FFFF8000H クロック同期
SH71476A/B 7FFFFH 0FFFF8000H (*FFFF8040H) 0FFFF8080H *0FFFF8000H クロック同期
SH7149(R) 3FFFFH 0FFFF9000H (*FFFF9040H) 0FFFF9080H *0FFFF9000H クロック同期
モニタが内蔵RAM先頭より0x40バイト使用する。
モニタが内蔵RAM先頭より0x80バイト使用する。
(R)マーク品は、デバッガ専用チップです。
2.使用制限事項
NMIは、デバッガが占有します。
モニタ使用の割り込みベクタは、NMI・UBCブレーク・トラップ62・トラップ63です。(ダウンロード時に自動セット)
一般不当・スロット不当・CPUアドレスエラー・DMACアドレスエラーの割り込みベクタは、CPU設定にてデバッガが通知するに設定しますとモニタ内の不当命令処理アドレス値を置きます。(ダウンロード時に自動セット)
ベクタ0(リセット)値は0x1000とし、ベクタ1(スタック)値は、4の倍数の適正なスタック値を置いてください。
DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。
デバッグ中は、スタックポイントの設定後に約1〜200ms(ハード構成による)以上のソフトタイマを入れることを推奨します。
CPU設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から20us後にモニタ(NMI)を起動させます。
NMIエッジは、立下りエッジ(初期値)とします。
内蔵RAM有効(初期値)とします。
UBCブレークの割り込みプライオリティは、15になっています。
ユーザ使用の割り込みレベルは、14以下にして下さい。
使用端子は、リセット・NMI・ブートモード時に使用する通信線および、それに伴うFWEを占有使用します。
TXD1(PA4) RXD1(PA3) 
(SCK1) NMI FWE RESET(共有)
デバッグI/Fを調歩同期に指定した場合は、
(SCK1)は未使用になります。
CPU動作モード(ブート・通常)設定回路および設定は、ユーザ(ターゲット)側で準備・設定して下さい。
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。
3.機能制限事項
レジスタのSP(スタックポインタ)およびVBRは、リードオンリです。
スタックポインタが適正値でない場合や、VBRがゼロ値でない場合は、モニタは正常動作しません。
ただし、ユーザプログラムにて0番地からのベクタ情報を使用目的アドレスに転送後、VBRを目的アドレスに変更した場合は動作します。
デバッガ操作での不当アクセス割り込みは、処理後無視するかたちになっていますが、ユーザプログラム走行中での
不当アクセスは、認識後デバッガにて通知します。(“不当アクセスが発生しました。”と表示します。)
モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。
4.ブレークに対する注意事項
実行前ブレーク固定です。
このモニタは、CPUに内蔵したUBCブレークコントローラを利用しています。
ブレークにおける制限事項は、UBC仕様に準拠しますので注意が必要です。(CPU別ハードウェアマニュアル必読)
5.特記事項
SH712x(Tiny)は、CPU側の使用ピンを極力少なくする為、ターゲットとの通信を調歩同期にしました。(SCK1未使用)
SH708x(BOOT)は、従来通りのクロック同期です。(SCK1使用)
モニタ実行時は、クロック発振の「FRQCR」−「IΦ,BΦ,PΦ」を「8x(1/4)=2逓倍」の初期値にします。
ただし、モニタ終了時はモニタ開始前「FRQCR」値に戻します。
「分岐トレース機能」は、モニタの分岐トレースを取得してしまう為、サポートしておりません。
6.モニタ実行時のCPUに対する設定
(FRQCR)設定値を退避後、「IΦ,BΦ,PΦ」を2逓倍に変更し、モニタ終了時に退避設定の状態に戻します。
内蔵RAMの有効/動作指定(RAMCR/STBCR2)
UBC動作指定(STBCR5)
NMI立下りエッジ指定(ICR0)
モニタが使用する(TXD,RXD,SCK)のピンファンクション指定(PACRL1/PACRL2)
モニタ使用ポート(SCI)を初期設定
(TCSR)設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定の状態に戻します。
【調歩同期選択時の追加事項】
調歩同期に選択した場合は、(SCK)のピンファンクション指定は実施しません。
ソフトによりPLL指定する品種の場合、ボーレトをデフォルト指定で合わせてありますので、モニタの開始時にデフォルトに切替え、モニタ終了時に元の設定状態に戻します。
7.低消費電力モード状態の注意事項
低消費電力状態でブレークモード(モニタ実行)にさせますと低消費電力状態は解除されます。
8.ウォッチドッグタイマの注意事項
ブレークモード(モニタ実行)時は、ウォッチドッグタイマは停止します。
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。
H−debuggerと送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムUP周期を20ms以上の設定にして下さい。
ウォッチドッグタイマUPによるリセットになりますと、UBC(PCブレーク)もリセットされますので再設定して下さい。
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。
9.その他注意事項
SH−2の内部I/Oレジスタは、種類によって8,16,32ビットアクセス用とビット長により制限がついています。
メモリセットコマンド等で、内部I/Oレジスタアクセスする場合は、指定ビット長でアクセスして下さい。
指定外ビット長でアクセスしますと,間違った情報を得ることになります。

SH−2:BOOT/7055・7058準備項目および制限事項TOP
1.ユーザ側での準備項目
MCU動作モードは、(2,3,ブートモード,ユーザプログラムモード)をサポートします。
デバッグモニタが常駐するためのエリア(0x800〜0xFFF)番地をあけてください。
ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。
メモリマップ


  内蔵ROM
終了アドレス
スタック方式(内蔵RAM) 固定番地方式(内蔵RAM)
使用可能開始番地
(ソースブレ-クを使用した場合)
使用可能開始番地 モニタ使用番地
SH7055/S 7FFFFH 0FFFF6000H (*FFFF6040H) 0FFFF6080H *0FFFF6000H
SH7058/S 0FFFFFH 0FFFF0000H (*FFFF0040H) 0FFFF0080H *0FFFF0000H
モニタが内蔵RAM先頭より0x40バイト使用する。
モニタが内蔵RAM先頭より0x80バイト使用する。
2.使用制限事項
NMIは、デバッガが占有します。
DMAコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。
モニタ使用の割り込みベクタは、NMI・UBCブレーク・トラップ62・トラップ63です。(ダウンロード時に自動セット)
一般不当・スロット不当・CPUアドレスエラー・DMACアドレスエラーの割り込みベクタは、CPU設定にてデバッガが通知するに設定しますとモニタ内の不当命令処理アドレス値を置きます。(ダウンロード時に自動セット)
ベクタ0(リセット)値は0x1000とし、ベクタ1(スタック)値は、4の倍数の適正なスタック値を置いてください。
DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。
デバッグ中は、スタックポイントの設定後に約1〜200ms(ハード構成による)以上のソフトタイマを入れることを推奨します。
CPU設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から20us後にモニタ(NMI)を起動させます。
NMIエッジは、立下りエッジ(初期値)とします。
内蔵RAM有効(初期値)とします。
UBCブレークの割り込みプライオリティは、15になっています。
ユーザ使用の割り込みレベルは、14以下にして下さい。
使用端子は、リセット・NMI・ブートモード時に使用する通信線および、それに伴うSCK・FWEを占有使用します。
TXD1 RXD1
SCK1 NMI FWE RESET(共有)
デバッグI/Fを調歩同期に指定した場合は、SCK1は未使用になります。
CPU動作モード(ブート・Advanced)設定回路および設定は、ユーザ(ターゲット)側で準備・設定して下さい。
ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。
デバイス制限としてフラッシュメモリの書き換え回数に制限があります。
フラッシュROMの書き換え可能マットはユーザマットのみです。(SH7058,7055Sの場合)
3.機能制限事項
レジスタのSP(スタックポインタ)およびVBRは、リードオンリです。
スタックポインタが適正値でない場合や、VBRがゼロ値でない場合は、モニタは正常動作しません。
ただし、ユーザプログラムにて0番地からのベクタ情報を使用目的アドレスに転送後、VBRを目的アドレスに変更した場合は動作します。
デバッガ操作での不当アクセス割り込みは、処理後無視するかたちになっていますが、ユーザプログラム走行中での
不当アクセスは、認識後デバッガにて通知します。(“不当アクセスが発生しました。”と表示します。)
FPU(浮動小数点ユニット)のレジスタは、全てリードオンリです。
モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。
4.ブレークに対する注意事項
実行前ブレーク固定です。
浮動小数点に関する命令は全て割り込み禁止になりますのでブレーク設定してもその位置ではブレークしませんので
注意して下さい。
このモニタは、CPUに内蔵したUBCブレークコントローラを利用しています。
ブレークにおける制限事項は、UBC仕様に準拠しますので注意が必要です。(CPU別ハードウェアマニュアル必読)
詳細制限は、SH7050等と同じですのでそちらをお読み下さい。
5.ブレークトリガ出力機能を使用する場合の注意事項
この機能を使用する場合は、UBCTRGのピンファンクション(PFU)設定が必要になりますので、ユーザー側で設定して下さい。
記述例(サンプルプログラム)
     // UBCTRGのテスト(PB12の設定)
     PBCRH &= ~(0x300);   // PFU-PB12(TRG出力) PBCRH<9><8>= 0
     PBCRH |= 0x200;     // PBCRH<9>=1
UBCRの設定は、DEF(コントロールソフト)側で実行します。
6.モニタ実行時のCPUに対する設定
NMI立下りエッジ指定(ICR)
UBC動作指定
モニタが使用する(TXD,RXD,SCK)のピンファンクション指定
モニタ使用ポート(SCI)を初期設定
(TCSR)設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。
【調歩同期選択時の追加事項】
調歩同期に選択した場合は、(SCK)のピンファンクション指定は実施しません。
7.低消費電力モード状態の注意事項
低消費電力状態でブレークモード(モニタ実行)にさせますと低消費電力状態は解除されます。
8.ウォッチドッグタイマの注意事項
ブレークモード(モニタ実行)時は、ウォッチドッグタイマは停止します。
ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。
H−debuggerと送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムUP周期を10ms以上の設定にして下さい。
ウォッチドッグタイマUPによるリセットになりますと、UBC(PCブレーク)もリセットされますので再設定して下さい。
ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。
9.その他注意事項
SH−2の内部I/Oレジスタは、種類によって8,16,32ビットアクセス用とビット長により制限がついています。
メモリセットコマンド等で、内部I/Oレジスタアクセスする場合は、指定ビット長でアクセスして下さい。
指定外ビット長でアクセスしますと,間違った情報を得ることになります。


H-デバッガAH7000のページ H-デバッガAH6000のページ バグファインダーBF3000のページ ミドルウェアとユーティリティのご紹介 川崎マイクロのKC80のサポートページ 資料請求・技術情報のお問い合わせ 関係会社へのリンク トップページ