製品情報　|　機能　|　仕様　|　対応CPU　|　VerUP　|　FAQ　|　解説テキスト　|　接続図　|　GNU/gcc　|　ルネサスC
	■ＣＰＵタイプ別使用ピンおよび制限一覧表 R8Cシリーズ H8/300Ｌ・H・Ｔｉｎｙ H8S/H8SX SH-2・2E
	■ＣＰＵ別準備項目および制限事項説明書（注意　記述内容は最新バ-ジョンでの説明になります。） R8C(E8) H8/300L・Tiny(E7) H8S(BOOT-PBC) SH-2(BOOT-UBC) R8C(10〜13)シリーズ 　　R5F21102/3/4 　　R5F21112/3/4 　　R5F21122/3/4 　　R5F21132/3/4 H8/300L(Flash) 　　H8/38004 　　H8/38024 　　H8/38104 　　H8/38124 H8/300H-SLP 　　H8/38076 　　H8/38602 H8/36xxx(Tiny) 　　H8/36012 　　H8/36014 　　H8/36024 　　H8/36034 　　H8/36037 　　H8/36049 　　H8/36054 　　H8/36057 　　H8/36064 　　H8/36077 　　H8/36087 　　H8/36109 　　H8/3664 　　H8/3664N 　　H8/3670 　　H8/3672 　　H8/3687 　　H8/3687N 　　H8/3694 　　H8/3694N 　　H8/36902 　　H8/36912 H8S/21xx(Flash) 　　H8S/2132 　　H8S/2132R 　　H8S/2134 　　H8S/2134A 　　H8S/2138 　　H8S/2138A 　　H8S/2144A 　　H8S/2148A H8S/22xx(Flash) 　　H8S/2238B 　　H8S/2238R 　　H8S/2239 　　H8S/2258 　　H8S/2268 H8S/25xx(Flash) 　　H8S/2505 　　H8S/2506 　　H8S/2551 　　H8S/2552 　　H8S/2556 H8S/26xx(Flash) 　　H8S/2612 　　H8S/2623 　　H8S/2626 　　H8S/2628 　　H8S/2633 　　H8S/2633R 　　H8S/2636 　　H8S/2638 　　H8S/2639 　　H8S/2643 　　H8S/2646 　　H8S/2648 　　H8S/2649 SH7x4x(Flash) 　　SH7044 　　SH7045 　　SH7046 　　SH7047 　　SH7144 　　SH7145 SH705x(Flash) 　　SH7050 　　SH7051 SH708x(Flash) 　　SH7083 　　SH7085 SH712x(Flash) 　　SH7124 　　SH7125 SH714x(Flash) 　　SH7146 　　SH7147 　　SH7149 SH-2E(Flash) 　　SH7055 　　SH7055S 　　SH7058 　　SH7058S(B) H8/300H(PBC無) H8/300H(Ｆｌａｓｈ) 　　H8/3052B 　　H8/3067R 　　H8/3068 　　H8/3069R H8S(PBC無) H8S/23xx(Flash) 　　H8S/2318 　　H8S/2319 H8SX(PBC無) H8/300H(E10T) H8SX/1xxx(Flash) 　　H8SX/1657 H8/300H(Flash) 　　H8/3048F-ONE 　　H8/3029F Ｒ８Ｃ使用ピンおよび制限一覧表TOP CPU名称 R211x_2 (8Kﾀｲﾌﾟ) R211x_3 (12Kﾀｲﾌﾟ) R211x_4 (16Kﾀｲﾌﾟ) 　 　 　　　 　 RXD RxD1(P1) RxD1(P1) RxD1(P1) 　 　 　 　 TXd TxD1(P32) TxD1(P32) TxD1(P32) 　 　 　 　 CNVss CNVss(P2) CNVss(P2) CNVss(P2) 　 　 　 　 MODE MODE(P28) MODE(P28) MODE(P28) 　 　 　 　 RESET RESET(P3) RESET(P3) RESET(P3) 　 　 　 　 ﾓﾆﾀｴﾘｱ 別空間 別空間 0xC000- 0xC7FF 　 　 　 　 使用ｽﾀｯｸｻｲｽﾞ 4ﾊﾞｲﾄ 4ﾊﾞｲﾄ 4ﾊﾞｲﾄ 　 　 　 　 占有割込みﾍﾞｸﾀ BRK ｱﾄﾞﾚｽ一致 ｼﾝｸﾞﾙｽﾃｯﾌﾟ (予約） BRK ｱﾄﾞﾚｽ一致 ｼﾝｸﾞﾙｽﾃｯﾌﾟ (予約） BRK ｱﾄﾞﾚｽ一致 ｼﾝｸﾞﾙｽﾃｯﾌﾟ (予約） 　 　 　 　 ﾘｾｯﾄﾍﾞｸﾀ値 0xE000 0xD000 0xC800 　 　 　 　 ﾘｾｯﾄ時400msｿﾌﾄﾀｲﾏ 不要 不要 不要 　 　 　 　 割込ﾓｰﾄﾞ設定条件 なし なし なし 　 　 　 　 アドレス一致のﾌﾟﾗｲｵﾘﾃｨ なし なし なし 　 　 　 　 ﾕｰｻﾞ のﾌﾟﾗｲｵﾘﾃｨ指定 なし なし なし 　 　 　 　 ﾄﾚｰｽ 実行 ﾊｰﾄﾞ判定 ﾊｰﾄﾞ機能 ﾊｰﾄﾞ機能 　 　 　 　 ｽﾃｯﾌﾟ実行 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 　 　 　 　 Cﾄﾚｰｽ/ｽﾃｯﾌﾟ実行 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 　 　 　 　 ﾌﾞﾚｰｸ方式 ﾌｪｯﾁ ﾌｪｯﾁ ﾌｪｯﾁ 　 　 　 　 ﾊｰﾄﾞﾌﾞﾚｰｸﾎﾟｲﾝﾄ数 2 2 2 　 　 　 　 ｿﾌﾄﾌﾞﾚｰｸ(RAM)機能 なし なし なし 　 　 　 　 ｿｰｽﾌﾞﾚｰｸ通過設定数 16 16 16 　 　 　 　 ｿｰｽﾌﾞﾚｰｸ時のRAM使用 0ﾊﾞｲﾄ 0ﾊﾞｲﾄ 0ﾊﾞｲﾄ 　 　 　 　 PUTCHの使用 不可 不可 不可 　 　 　 　 ｳｫｯﾁﾄﾞｯｸﾞ使用(ﾃﾞﾊﾞｯｸﾞ時) 不可 不可 不可 　 　 　 　 PLL回路周波数逓倍制限 (ﾃﾞﾊﾞｯｸﾞ時) なし なし なし 　 　 　 　　 シミュレーション機能 なし なし なし 　 　 　 　 CPU名称 R211x_2 (8Kﾀｲﾌﾟ) R211x_3 (12Kﾀｲﾌﾟ) R211x_4 (16Kﾀｲﾌﾟ) 　 　　　 　 　　　　 ※ このデバッガは、ＣＰＵに内蔵したアドレス一致割り込みを利用しています。 ※ １ｘ＝１０，１１，１２，１３シリ−ズ Ｈ８／３００Ｌ・Ｈ・Ｔｉｎｙ使用ピンおよび制限一覧表（１／２）TOP CPU名称 38004 38024 38104 38124 3048FONE DEF (V4.10以下) 3048FONE 3029F DEF (V4.20以上) 3052B 3067R 3068 3069R PBC無 調歩選可 　 　 RXD P34 P34 P93 P93 RxD1 　 　 TXD P35 P35 P91 P91 TxD1 　 　 SCK P33 P33 P95 P95 SCK1*3 　 　 FWE なし なし FWE FWE FWE 　 　 NMI/MD2 P95 P95 MD2 MD2 NMI 　 　 MD1/MD0 未使用 未使用 別接続要 別接続要 未使用 　 　 RESET RES RES RESET RESET RES 　 　 デバッガI/F E8仕様 E8仕様 ※E10T仕様 ※E10T仕様 BOOT 　 　 ﾓﾆﾀｴﾘｱ 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF [3048F-ONE] 0xF4-0xFF 別空間 [3029F] 別空間 0x100-0x7FF 　 　　 ｽﾀｯｸ方式【使用ｽﾀｯｸ】 ｽﾀｯｸ方式【静的使用】　　 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 不要 46ﾊﾞｲﾄ 　 　　　 なし なし なし 不要 なし 　 　 固定番地【使用ｽﾀｯｸ】 固定番地【静的使用】　 4ﾊﾞｲﾄ 4ﾊﾞｲﾄ 非対応 4ﾊﾞｲﾄ 4ﾊﾞｲﾄ 　 　　　 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 非対応 別空間 64ﾊﾞｲﾄ 　 　 占有割込みﾍﾞｸﾀ リザーブ空間 リザーブ空間 別空間使用 ﾍﾞｸﾀ22(ID) ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 [3048F-ONE] ﾍﾞｸﾀ22(ID) ﾍﾞｸﾀ23(EM) [3029F] ﾍﾞｸﾀ22(ID) ﾍﾞｸﾀ27(EM) ﾍﾞｸﾀ31(FW) [共通] ｼｬﾄﾞｳ対策 ﾍﾞｸﾀ48(SR1) ﾍﾞｸﾀ49(SR2) ﾍﾞｸﾀ50(SR3) ﾍﾞｸﾀ51(SR4) NMI ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 　 　　 ﾘｾｯﾄﾍﾞｸﾀ値 0x800 0x800 0x800 [標準仕様] 0x100以上 [CAT仕様] 0x1000以上 0x800 　 　　 ﾘｾｯﾄ時ｿﾌﾄﾀｲﾏ 不要 不要 ※推奨 不要 ※推奨 　 　 割込ﾓｰﾄﾞ設定条件 なし なし なし なし なし 　 　 PBCのﾌﾟﾗｲｵﾘﾃｨ指定 なし なし なし なし なし 　 　 ﾕｰｻﾞ のﾌﾟﾗｲｵﾘﾃｨ指定 なし なし なし なし なし 　 　 ﾄﾚｰｽ/ｽﾃｯﾌﾟ 実行 ｿﾌﾄ 判定 ｿﾌﾄ 判定 ｿﾌﾄ 判定 ｿﾌﾄ 判定 RAM時可能 　 　 Cﾄﾚｰｽ/ｽﾃｯﾌﾟ実行 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ 判定 ｿﾌﾄ 判定 RAM時可能 　 　 ﾌﾞﾚｰｸ方式 ｻｲｸﾙ ｻｲｸﾙ ｻｲｸﾙ ｻｲｸﾙ なし 　 　 ﾊｰﾄﾞﾌﾞﾚｰｸﾎﾟｲﾝﾄ数 1 1 2 2 0 　 　 ﾃﾞｰﾀﾌﾞﾚｰｸ機能 あり あり あり(1) あり(1) なし 　 　 分岐ﾄﾚｰｽ機能 4点 4点 なし 4点 なし 　 　 ｿﾌﾄﾌﾞﾚｰｸ(RAM)機能 なし なし なし 8点 8点 　 　 ｿｰｽﾌﾞﾚｰｸ通過設定数 不可 不可 16 16 16 　 　 ｿｰｽﾌﾞﾚｰｸ時のRAM使用 なし なし 64ﾊﾞｲﾄ 0ﾊﾞｲﾄ 64ﾊﾞｲﾄ 　 　 PUTCH使用 不可 不可 可能 不可 可能 　 　 内蔵RAM設定条件 有効 有効 有効 有効 有効 　 　 NMIｴｯｼﾞ設定条件 なし なし なし なし 立下り 　 　 ｳｫｯﾁﾄﾞｯｸ使用(ﾃﾞﾊﾞｯｸﾞ時) 可能 可能 不可 可能 可能 　 　 NMIﾕｰｻﾞ使用(ﾃﾞﾊﾞｯｸﾞ時) なし なし 可能 可能 不可 　 　 PLL回路周波数逓倍指定 (ﾃﾞﾊﾞｯｸﾞ時) なし なし なし なし なし 　 　 シミュレーション機能 可能 可能 可能 可能 可能 　 　 CPU名称 38004 38024 38104 38124 3048F-ONE DEF (V4.10以下) 3048F-ONE 3029F DEF (V4.20以上) 3052B 3067R 3068 3069R PBC無 調歩選可 　 　 Ｈ８／３００Ｌ・Ｈ・Ｔｉｎｙ使用ピンおよび制限一覧表（２／２）TOP CPU名称 38076 38602 36034 36037 36049 36054 36057 36064 36077 36087 36109 3664(N) 3687(N) 3694(N) 3670 3672 36012 36014 36024 36902 36912 　 　 RXD P36 E7_0 P85 E10T_0 E10T_0 　 　 TXD P37 E7_1 P86 E10T_1 E10T_1 　 　 SCK P16 E7_2 P87 E10T_2 E10T_2 　 　 FWE なし なし なし なし なし 　 　 NMI/MD2 NMI NMI NMI NMI NMI 　 　 MD1/MD0 未使用 未使用 未使用 未使用 未使用 　 　 RESET RES RES RES RES RES 　 　 デバッガI/F E8仕様 E8仕様 E8仕様 E8仕様 E8仕様 　 　 ﾓﾆﾀｴﾘｱ 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 　 　 ｽﾀｯｸ方式【使用ｽﾀｯｸ】 ｽﾀｯｸ方式【静的使用】 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 　　　 　 なし なし なし なし なし 　　　 　 固定番地【使用ｽﾀｯｸ】 固定番地【静的使用】　 4ﾊﾞｲﾄ 4ﾊﾞｲﾄ 4ﾊﾞｲﾄ 4ﾊﾞｲﾄ 4ﾊﾞｲﾄ 　　　 　 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 　　　 　 占有割込みﾍﾞｸﾀ NMI PCﾌﾞﾚｰｸ リザーブ NMI リザーブ ﾍﾞｸﾀ3(ID) NMI PCﾌﾞﾚｰｸ ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 ﾍﾞｸﾀ3(ID) NMI PCﾌﾞﾚｰｸ ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 NMI PCﾌﾞﾚｰｸ 　 　 ﾘｾｯﾄﾍﾞｸﾀ値 0x800 0x800 0x800 0x800 0x800 　 　 ﾘｾｯﾄ時ｿﾌﾄﾀｲﾏ ※不要 不要 ※不要 ※不要 不要 　 　 割込ﾓｰﾄﾞ設定条件 なし なし なし なし なし 　 　 PBCのﾌﾟﾗｲｵﾘﾃｨ指定 なし なし なし なし なし 　 　 ﾕｰｻﾞ のﾌﾟﾗｲｵﾘﾃｨ指定 なし なし なし なし なし 　 　 ﾄﾚｰｽ/ｽﾃｯﾌﾟ 実行 ｿﾌﾄ 判定 ｿﾌﾄ 判定 ｿﾌﾄ 判定 ｿﾌﾄ 判定 ｿﾌﾄ 判定 　 　 Cﾄﾚｰｽ/ｽﾃｯﾌﾟ実行 ｿﾌﾄ判定 ｿﾌﾄ 判定 ｿﾌﾄ判定 ｿﾌﾄ 判定 ｿﾌﾄ 判定 　 　 ﾌﾞﾚｰｸ方式 ｻｲｸﾙ ｻｲｸﾙ ｻｲｸﾙ ｻｲｸﾙ ｻｲｸﾙ 　 　 ﾊｰﾄﾞﾌﾞﾚｰｸﾎﾟｲﾝﾄ数 1 2 1 1 1 　 　 ﾃﾞｰﾀﾌﾞﾚｰｸ機能 あり あり(1) あり あり あり 　 　 分岐ﾄﾚｰｽ機能 ※4点 4点 ※4点 ※4点 4点 　 　 ｿﾌﾄﾌﾞﾚｰｸ(RAM)機能 なし なし なし なし なし 　 　 ｿｰｽﾌﾞﾚｰｸ通過設定数 ※16 不可 ※16 ※16 ※16 　 　 ｿｰｽﾌﾞﾚｰｸ時のRAM使用 ※64ﾊﾞｲﾄ なし ※64ﾊﾞｲﾄ ※64ﾊﾞｲﾄ ※64ﾊﾞｲﾄ 　 　 PUTCH使用 不可 不可 ※可能 ※可能 ※可能 　 　 内蔵RAM設定条件 有効 有効 有効 有効 有効 　 　 NMIｴｯｼﾞ設定条件 立下り 立下り 立下り 立下り 立下り 　 　 ｳｫｯﾁﾄﾞｯｸ使用(ﾃﾞﾊﾞｯｸﾞ時) ※可能 可能 ※可能 ※可能 ※可能 　 　 NMIﾕｰｻﾞ使用(ﾃﾞﾊﾞｯｸﾞ時) 不可 不可 不可 不可 不可 　 　 PLL回路周波数逓倍指定 (ﾃﾞﾊﾞｯｸﾞ時) なし なし なし なし なし 　 　 シミュレーション機能 可能 可能 可能 可能 可能 　 　 CPU名称 38076 38602 36034 36037 36049 36054 36057 36064 36087 36109 3664(N) 3687(N) 3694(N) 3670 3672 36012 36014 36024 36902 36912 　 　 ※ このデバッガは、ＣＰＵに内蔵したＰＣブレークコントローラ（ＰＢＣ）を利用していますのでブレークの制限事項は、ＰＢＣ仕様に準拠しています。 ※ Ｅ１０Ｔ仕様とは一部相違がありますので接続図を参照して下さい。 ※ 選択したデバッグモードにより変わります。およびCPU設定にてリセット遅延防止タイマ２００ｍｓ不要設定にしますと２０ｕｓタイマになります。 *3 調歩同期に選択した場合は、未使用になります。 Ｈ８Ｓ・H８SX使用ピンおよび制限一覧表（１／２）TOP CPU名称 2132 2132R 2134 2134A 2138 2138A 2144A 2148A 調歩選可 ＊2238B ＊2238R ＊2239 ＊2258 調歩選可 2268 調歩選可 2318 2319 PBC無 調歩選可 2505 2506 2551 2552 2556 調歩選可 2612 2623 2626 2628 ＊2633 2643 調歩選可 ＃2636 ＃2638 ＃2639 2646 2648 2649 調歩選可 RXD RxD1 RxD2 RxD0 RxD1 RxD0 RxD2 RxD1 TXD TxD1 TxD2 TxD0 TxD1 TxD0 TxD2 TxD1 SCK SCK1*3 SCK2*3 SCK0*3 SCK1*3 SCK0*3 SCK2*3 SCK1*3 FWE なし FWE FWE FWE なし FWE FWE NMI NMI NMI NMI NMI NMI NMI NMI RESET RES RES RES RES RES RES RES デバッガI/F BOOT BOOT BOOT BOOT BOOT BOOT BOOT ﾓﾆﾀｴﾘｱ 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF 0x200-0x7FF ｽﾀｯｸ方式【使用ｽﾀｯｸ】 ｽﾀｯｸ方式【静的使用】 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ 46ﾊﾞｲﾄ なし なし なし なし なし なし なし 固定番地【使用ｽﾀｯｸ】 固定番地【静的使用】　 4ﾊﾞｲﾄ 6ﾊﾞｲﾄ 6ﾊﾞｲﾄ 6ﾊﾞｲﾄ 6ﾊﾞｲﾄ 6ﾊﾞｲﾄ 6ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 占有割込みﾍﾞｸﾀ NMI PCﾌﾞﾚｰｸ ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 NMI PCﾌﾞﾚｰｸ ﾄﾚｰｽ ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 NMI PCﾌﾞﾚｰｸ ﾄﾚｰｽ ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 NMI ﾄﾚｰｽ ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 NMI PCﾌﾞﾚｰｸ ﾄﾚｰｽ ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 NMI PCﾌﾞﾚｰｸ ﾄﾚｰｽ ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 NMI PCﾌﾞﾚｰｸ ﾄﾚｰｽ ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 ﾘｾｯﾄﾍﾞｸﾀ値 0x800 0x800 0x800 0x800 0x800 0x800 0x800 ﾘｾｯﾄ時ｿﾌﾄﾀｲﾏ ※推奨 ※推奨 ※推奨 ※推奨 ※推奨 ※推奨 ※推奨 割込ﾓｰﾄﾞ設定条件 なし なし なし なし なし なし なし PBCのﾌﾟﾗｲｵﾘﾃｨ指定 なし 割込0：許可 割込2：7　　 割込0：許可 割込2：7　　 なし 割込0：許可 割込2：7　　 割込0：許可 割込2：7　　 割込0：許可 割込2：7　　 ﾕｰｻﾞ のﾌﾟﾗｲｵﾘﾃｨ指定 なし 割込0：なし 割込2：6以下 割込0：なし 割込2：6以下 なし 割込0：なし 割込2：6以下 割込0：なし 割込2：6以下 割込0：なし 割込2：6以下 ﾄﾚｰｽ 実行 ｿﾌﾄ判定 割込0：ｿﾌﾄ 割込2：ﾊｰﾄﾞ 割込0：ｿﾌﾄ 割込2：ﾊｰﾄﾞ 割込2：ﾊｰﾄﾞ RAM時可能 割込0：ｿﾌﾄ 割込2：ﾊｰﾄﾞ 割込0：ｿﾌﾄ 割込2：ﾊｰﾄﾞ 割込0：ｿﾌﾄ 割込2：ﾊｰﾄﾞ ｽﾃｯﾌﾟ実行 不可 ｿﾌﾄ判定 ｿﾌﾄ判定 RAM時可能 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 Cﾄﾚｰｽﾟ実行 不可 ｿﾌﾄ判定 ｿﾌﾄ判定 割込２：可能 RAM時可能 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 Cｽﾃｯﾌﾟ実行 不可 ｿﾌﾄ判定 ｿﾌﾄ判定 RAM時可能 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 ﾌﾞﾚｰｸ方式 ﾌﾟﾘﾌｪｯﾁ ﾌｪｯﾁ ﾌｪｯﾁ なし ﾌｪｯﾁ ﾌｪｯﾁ ﾌｪｯﾁ ﾊｰﾄﾞﾌﾞﾚｰｸﾎﾟｲﾝﾄ数 1 2 2 0 2 2 2 ｿﾌﾄﾌﾞﾚｰｸ(RAM)機能 8点 8点 8点 8点 8点 8点 8点 ｿｰｽﾌﾞﾚｰｸ通過設定数 16 16 16 16 16 16 16 ｿｰｽﾌﾞﾚｰｸ時のRAM使用 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ PUTCHの使用 可能 可能 可能 可能 可能 可能 可能 内蔵RAM設定条件 有効 有効 有効 有効 有効 有効 有効 NMIｴｯｼﾞ設定条件 立下り 立下り 立下り 立下り 立下り 立下り 立下り ｳｫｯﾁﾄﾞｯｸﾞ使用(ﾃﾞﾊﾞｯｸﾞ時) 可能 可能 可能 可能 可能 可能 可能 NMIﾕｰｻﾞ使用(ﾃﾞﾊﾞｯｸﾞ時) 不可 不可 不可 不可 不可 不可 不可 PLL回路周波数逓倍指定 (ﾃﾞﾊﾞｯｸﾞ時) なし なし なし なし 制限なし 制限なし 制限なし シミュレーション機能 可能 可能 可能 可能 可能 可能 可能 CPU名称 2132 2132R 2134 2134A 2138 2138A 2144A 2148A 調歩選可 ＊2238B ＊2238R ＊2239 ＊2258 調歩選可 2268 調歩選可 2318 2319 PBC無 調歩選可 2505 2506 2551 2552 2556 調歩選可 2612 2623 2626 2628 ＊2633 2643 調歩選可 ＃2636 ＃2638 ＃2639 2646 2648 2649 調歩選可 Ｈ８Ｓ・H８SX使用ピンおよび制限一覧表（２／２）TOP CPU名称 　 　 　 　 　 　 (H8SX) 1657 PBC無 調歩選可 RXD 　 　 　 　 　 　 RxD4 TXD 　 　 　 　 　 　 TxD4 SCK 　 　 　 　 　 　 SCK4*3 FWE 　 　 　 　 　 　 なし NMI 　 　 　 　 　 　 NMI RESET 　 　 　 　 　 　 RES デバッガI/F 　 　 　 　 　 　 BOOT ﾓﾆﾀｴﾘｱ 　 　 　 　 　 　 0x800-0xFFF ｽﾀｯｸ方式【使用ｽﾀｯｸ】 ｽﾀｯｸ方式【静的使用】 　 　　　 　 　　　 　 　　　 54ﾊﾞｲﾄ 　 　　　 　 　　　 　 　　　 なし 固定番地【使用ｽﾀｯｸ】 固定番地【静的使用】　 　 　　　 　 　　　 　 　　　 6ﾊﾞｲﾄ 　 　　　 　 　　　 　 　　　 64ﾊﾞｲﾄ 占有割込みﾍﾞｸﾀ 　 　 　 　 　 　 NMI ﾄﾚｰｽ ﾄﾗｯﾌﾟ 2 ﾄﾗｯﾌﾟ 3 ﾘｾｯﾄﾍﾞｸﾀ値 　 　 　 　 　 　 0x1000 ﾘｾｯﾄ時ｿﾌﾄﾀｲﾏ 　 　 　 　 　 　 ※推奨 割込ﾓｰﾄﾞ設定条件 　 　 　 　 　 　 なし PBCのﾌﾟﾗｲｵﾘﾃｨ指定 　 　 　 　 　 　 なし ﾕｰｻﾞ のﾌﾟﾗｲｵﾘﾃｨ指定 　 　 　 　 　 　 なし ﾄﾚｰｽ 実行 　 　 　 　 　 　 割込2：ﾊｰﾄﾞ RAM時可能 ｽﾃｯﾌﾟ実行 　 　 　 　 　 　 RAM時可能 Cﾄﾚｰｽﾟ実行 　 　 　 　 　 　 割込2：可能 RAM時可能 Cｽﾃｯﾌﾟ実行 　 　 　 　 　 　 RAM時可能 ﾌﾞﾚｰｸ方式 　 　 　 　 　 　 なし ﾊｰﾄﾞﾌﾞﾚｰｸﾎﾟｲﾝﾄ数 　 　 　 　 　 　 0 ｿﾌﾄﾌﾞﾚｰｸ(RAM)機能 　 　 　 　 　 　 8点 ｿｰｽﾌﾞﾚｰｸ通過設定数 　 　 　 　 　 　 16 ｿｰｽﾌﾞﾚｰｸ時のＲＡＭ使用 　 　 　 　 　 　 64ﾊﾞｲﾄ PUTCHの使用 　 　 　 　 　 　 可能 内蔵RAM設定条件 　 　 　 　 　 　 有効 NMIｴｯｼﾞ設定条件 　 　 　 　 　 　 立下り ｳｫｯﾁﾄﾞｯｸﾞ使用(ﾃﾞﾊﾞｯｸﾞ時) 　 　 　 　 　 　 可能 ＮＭＩﾕｰｻﾞ使用(ﾃﾞﾊﾞｯｸﾞ時) 　 　 　 　 　 　 不可 PLL回路周波数逓倍指定 (ﾃﾞﾊﾞｯｸﾞ時) 　 　 　 　 　 　 制限なし シミュレーション機能 　 　 　 　 　 　 可能 CPU名称 　 　 　 　 　 　 (H8SX) 1657 PBC無 調歩選可 ※ このデバッガは、ＣＰＵに内蔵したＰＣブレークコントローラ（ＰＢＣ）を利用していますのでブレークの制限事項は、ＰＢＣ仕様に準拠しています。 上記一覧表の「割込０」＝割込みモード０　「割込２」＝割込みモード２　を意味します。 ※ ＣＰＵ設定によりＳＣＩ１/ＳＣＩ３側を指定することが出来ますが、初期状態でのモニタ書き込みはブートロｰﾄﾞポート（ＳＣＩ２）を使用します。 ＃ ＣＰＵ設定によりＳＣＩ０/ＳＣＩ２側を指定することが出来ますが、初期状態でのモニタ書き込みはブートロｰﾄﾞポート（ＳＣＩ１）を使用します。 ※ CPU設定にてリセット遅延防止タイマ２００ｍｓ不要設定にしますと２０ｕｓタイマになります。 *3 調歩同期に選択した場合は、未使用になります。 ＳＨ−２使用ピンおよび制限一覧表TOP CPU名称 7044 7045 7144 7145 調歩選可 7046＊ 7047 調歩選可 7050 7051 調歩選可 7055 7055S 7058 7058S 調歩選可 7083 7085 7146 7147*2 7149 調歩選可 7124 7125 調歩選可 　 RXD RxD1 RXD3 RxD1 RxD1 RxD1(PA3) RxD1(PA3) 　 TXD TxD1 TXD3 TxD1 TxD1 TxD1(PA4) TxD1(PA4) 　 SCK SCK1*3 SCK3*3 SCK1*3 SCK1*3 SCK1(PA5)*3 なし 　　 FWE FWP FWP FWE FWE FWE FWE 　　 NMI ＮＭＩ NMI ＮＭＩ ＮＭＩ ＮＭＩ ＮＭＩ 　　 RESET RES RES RES RES RES RES 　　 デバッガI/F BOOT BOOT BOOT BOOT BOOT BOOT 　　 ﾓﾆﾀｴﾘｱ 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF 0x800-0xFFF 　　 ｽﾀｯｸ方式【使用ｽﾀｯｸ】 ｽﾀｯｸ方式【静的使用】 96ﾊﾞｲﾄ 96ﾊﾞｲﾄ 96ﾊﾞｲﾄ 96ﾊﾞｲﾄ 96ﾊﾞｲﾄ 96ﾊﾞｲﾄ 　　　 なし なし なし なし なし なし 　　　 固定番地【使用ｽﾀｯｸ】 固定番地【静的使用】　 12ﾊﾞｲﾄ 12ﾊﾞｲﾄ 12ﾊﾞｲﾄ 12ﾊﾞｲﾄ 12ﾊﾞｲﾄ 12ﾊﾞｲﾄ 　　　 128ﾊﾞｲﾄ 128ﾊﾞｲﾄ 128ﾊﾞｲﾄ 128ﾊﾞｲﾄ 128ﾊﾞｲﾄ 128ﾊﾞｲﾄ 　　　 占有割込みﾍﾞｸﾀ NMI UBCﾌﾞﾚｰｸ ﾄﾗｯﾌﾟ 62 ﾄﾗｯﾌﾟ 63 NMI UBCﾌﾞﾚｰｸ ﾄﾗｯﾌﾟ 62 ﾄﾗｯﾌﾟ 63 NMI UBCﾌﾞﾚｰｸ ﾄﾗｯﾌﾟ 62 ﾄﾗｯﾌﾟ 63 NMI UBCﾌﾞﾚｰｸ ﾄﾗｯﾌﾟ 62 ﾄﾗｯﾌﾟ 63 NMI UBCﾌﾞﾚｰｸ ﾄﾗｯﾌﾟ 62 ﾄﾗｯﾌﾟ 63 NMI UBCﾌﾞﾚｰｸ ﾄﾗｯﾌﾟ 62 ﾄﾗｯﾌﾟ 63 　 CPU設定で例外処理通知するに設定した場合の使用割込みﾍﾞｸﾀ 一般不当 スロット不当 CPUｱﾄﾞﾚｽｴﾗｰ ＤＭＡＣｱﾄﾞﾚｽｴﾗｰ 一般不当 スロット不当 CPUｱﾄﾞﾚｽｴﾗｰ ＤＭＡＣｱﾄﾞﾚｽｴﾗｰ 一般不当 スロット不当 CPUｱﾄﾞﾚｽｴﾗｰ ＤＭＡＣｱﾄﾞﾚｽｴﾗｰ 一般不当 スロット不当 CPUｱﾄﾞﾚｽｴﾗｰ ＤＭＡＣｱﾄﾞﾚｽｴﾗｰ 一般不当 スロット不当 CPUｱﾄﾞﾚｽｴﾗｰ ＤＭＡＣｱﾄﾞﾚｽｴﾗｰ 一般不当 スロット不当 CPUｱﾄﾞﾚｽｴﾗｰ ＤＭＡＣｱﾄﾞﾚｽｴﾗｰ 　 ﾘｾｯﾄﾍﾞｸﾀ値 0x1000 0x1000 0x1000 0x1000 0x1000 0x1000 　 ﾘｾｯﾄ時ｿﾌﾄﾀｲﾏ ※推奨 ※推奨 ※推奨 ※推奨 ※推奨 ※推奨 　 割込ﾓｰﾄﾞ設定条件 なし なし なし なし なし なし 　 UBCのﾌﾟﾗｲｵﾘﾃｨ指定 15 15 15 15 15 15 　 ﾕｰｻﾞ のﾌﾟﾗｲｵﾘﾃｨ指定 14 以下 14 以下 14 以下 14 以下 14 以下 14 以下 　 ﾄﾚｰｽ/ｽﾃｯﾌﾟ 実行 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 　 Cﾄﾚｰｽ/ｽﾃｯﾌﾟ実行 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 ｿﾌﾄ判定 　 ﾌﾞﾚｰｸ方式 ﾌｪｯﾁ ﾌｪｯﾁ ﾌｪｯﾁ ﾌｪｯﾁ ﾌｪｯﾁ ﾌｪｯﾁ 　 ﾊｰﾄﾞﾌﾞﾚｰｸﾎﾟｲﾝﾄ数 1 1 1 1 2 2 　　 ﾃﾞｰﾀﾌﾞﾚｰｸ機能 なし なし なし なし あり(2) あり(2) 　　　 ﾌﾞﾚｰｸｼｰｹﾝｽ機能 なし なし なし なし あり あり 　　　 ﾌﾞﾚｰｸ回数指定 なし なし なし なし あり あり 　　　 分岐ﾄﾚｰｽ機能 なし なし なし なし なし なし 　　　 ﾊｰﾄﾞﾌﾞﾚｰｸﾄﾘｶﾞ出力機能 なし あり なし あり なし なし 　 ｿﾌﾄﾌﾞﾚｰｸ(RAM)機能 8点 8点 8点 8点 8点 8点 　 ｿｰｽﾌﾞﾚｰｸ使用 可能 可能 可能 可能 可能 可能 　　　 ｿｰｽﾌﾞﾚｰｸ通過設定数 16 16 16 16 16 16 　 ｿｰｽﾌﾞﾚｰｸ時のRAM使用 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 64ﾊﾞｲﾄ 　 PUTCHの使用 可能 可能 可能 可能 可能 可能 　 内蔵RAM設定条件 有効 有効 有効 有効 有効 有効 　 FPU（浮動小数点） なし なし なし リードオンリー なし なし 　 NMIｴｯｼﾞ設定条件 立下り 立下り 立下り 立下り 立下り 立下り 　 NMIﾕｰｻﾞ使用(ﾃﾞﾊﾞｯｸﾞ時) 不可 不可 不可 不可 不可 不可 　 ｳｫｯﾁﾄﾞｯｸﾞ使用(ﾃﾞﾊﾞｯｸﾞ時) 可能 可能 可能 可能 可能 可能 　 シミュレーション機能 可能 可能 可能 可能 可能 可能 　 CPU名称 7044 7045 7144 7145 調歩選可 7046＊ 7047 調歩選可 7050 7051 調歩選可 7055 7055S 7058 7058S(B) 調歩選可 7083 7085 7146 7147 7149 調歩選可 7124 7125 調歩選可 　 ※ このデバッガは、ＣＰＵに内蔵したユーザブレークコントローラ（UＢＣ）を利用していますのでブレークの制限事項は、UＢＣ仕様に準拠しています。 ※ ＳＨ７０４６の場合、ＲＸＤ３（ＰＡ８）　ＴＸＤ３（ＰＡ９）　ＳＣＫ３（ＰＡ１１）を使用します。 ※ CPU設定にてリセット遅延防止タイマ２００ｍｓ不要設定にしますと２０ｕｓタイマになります。 *2 CPU設定にて、SCI0側使用に設定できます。　RcD0(PE1) TxD0(PE2) SCK0(PE3)を使用します。 *3 調歩同期に選択した場合は、未使用になります。 Ｒ８Ｃ／（１０〜１３）制限事項および準備項目TOP １．ユーザ側での準備項目 ･ デバックモニタが常駐するためのエリア（０ｘＣ０００〜０ｘＣ７ＦＦ）番地をあけてください。（Ｒ５Ｆ２１１ｘ４の場合のみ） ･ ユーザスタックエリアを４バイト使用します。 ･ メモリマッップ 　 使用可能内蔵ＲＯM開始アドレス 書き換え回数 使用可能内蔵ＲＡＭエリア R5F211x2(8Kﾀｲﾌﾟ) 0E000H 100 400〜5FFH R5F211x3(12Kﾀｲﾌﾟ) 0D000H 100 400〜6FFH R5F211x4(16Kﾀｲﾌﾟ) 0C800H 100 400〜7FFH １ｘ＝１０，１１，１２，１３シリ−ズ ID1(0FFDFH) ID2(0FFE3H) ID3(0FFEBH) ID4(0FFEFH) 　デバッガ使用時は、全て「８２H」を設定します。（ダウンロード時に自動セット） ID5(0FFF3H) ID6(0FFF7H) ID7(0FFFBH) ２．使用制限事項 ･ デバッグ中は、ウォッチドックを使用しないで下さい。 ･ モニタ使用の割り込みベクタは、（ＢＲＫ命令）・（アドレス一致）・（シングルステップ）・（予約）です。（ダウンロード時に自動セット） ･ 予約ベクターは、「０ｘｆｆｆｆｆｆ」にして下さい。（サンプル参照） ･ ソースブレークは利用できますが、ＰＵＴＣＨは利用できません。 ･ IＤ１〜７は、デバッガ使用時「０ｘ８２」固定となります。（ダウンロード時に自動セット） ･ リセットベクタ値は各ＲＯＭ開始アドレスとし、ＲＯＭ開始アドレスにはスタックポインタ設定の命令を配置して下さい。 ＤＥＦの「Ｓｔａｒｔ」時に、スタックポインタ値のアドレス場所がＲＡＭであるかの調査をしますので、必ずＲＡＭ場所を示して下さい。 ･ 使用端子は、Ｅ７仕様と同等の信号線を占有使用します。 ＲｘＤ１（Ｐ１）　ＴｘＤ１（Ｐ３２）　ＣＮＶｓｓ（Ｐ２）　ＭＯＤＥ（Ｐ２８）　ＲＥＳＥＴ（共有） ･ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ･ Ｒ８Ｃは、リセット解除時低速リングオシレータ（８分周）で動作しますので、ユーザプログラムにて高速又は中速に切り替えて下さい。 ただし、デバッガ起動時は（エミュレーションモード開始、「Ｓｔａｒｔ」ＯＮ）時は高速リングオシレータ（８ＭＨｚ）になっています。 ・ フラシュメモリへの書き込み時は、内部高速リングオシレータ（８ＭＨｚ／２）の４ＭＨｚで動作します。 ・ モニタ動作時においては、クロック指定（内部・外部切り替え、分周比設定等）は一切干渉しません。 ユーザプログラムでの指定クロックにて動作します。 ただし、デバッグ時は低速リングオシレータ使用時の分周比を２以上にしないで下さい。（通信時タイムオーバエラーになります。） ・ デバッグ中は、ターゲット基板をハードによるリセットはしないで下さい。仮にリセットした場合は「Ｓｔａｒｔ」から開始して下さい。 ・ Ｈ−ｄｅｂｕｇｇｅｒ時でのデバッグ時は、VCC（３．０V以上）にして下さい。 ・ デバイス側の制限としてフラッシュメモリの書き換え回数に制限があります。 ・ エミュレーションモード遷移（Ｓｔａｒｔ等の開始）時は、内蔵ＲＡＭが書き変ります。 ３．機能制限事項 ･ レジスタのＩＳＰ（スタックポインタ）とＩＮＴＢは、リードオンリです。 ･ メモリアクセスは、全てバイトアクセスになっています。（例　「short」の場合２バイトアクセス） ４．ブレークに対する注意事項 ･ 実行前ブレーク固定です。 ･ ＣＰＵに内蔵したアドレス一致割り込みを利用しています。（ＰＣ値の補正は、モニタで処理） ･ ＣＰＵに内蔵したシングルステップ割り込みを利用しています。 ５．スタートアッププログラムについて ･ NＣ３０付属のスタートアッププログラムをＨ−ｄｅｂｕｇｇｅｒ用にカスタマイズしてあります。 ･ 付属「ｎｃｒｔ０．ａ３０」−＞Ｈ−ｄｅｂｕｇｇｅｒ用「Ａｎｃｒｔ０．ａ３０」 ･ 付属「ｓｅｃｔ３０．ｉｎｃ」−＞Ｈ−ｄｅｂｕｇｇｅｒ用「Ａｓｅｃｔ３０．ｉｎｃ」 ６．モニタ実行時のＣＰＵに対する設定 モニタ実行時に、下記設定内容を毎時実行します ･ モニタ使用シリアルポート（ＵＡＲＴ）の初期設定 ７．デバッグモードに遷移しないＣＰＵの特記事項 ･ ある一定期間のみ出荷されたＣＰＵに限り、通常仕様ではデバッグモードならないCPUがありました。詳細はこちらを御覧下さい。 Ｈ８／３８ｘx４準備項目および制限事項TOP 　　　　　　　　 １．ユーザ側での準備項目 ・ デバッグモニタが常駐するためのエリア（０ｘ２００〜０ｘ７ＦＦ）番地をあけてください。 ・ ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。 ・ メモリマッップ 　 内蔵ＲＯM 終了アドレス スタック方式（内蔵RAM） 固定番地方式（内蔵RAM） 使用可能開始番地 使用可能開始番地 モニタ使用番地 H8/38004 7FEFH 0F780H 0F7C0H *0F780H H8/38024 7FEFH 0F780H 0F7C0H *0F780H H8/38104 7FEFH 0F780H 0F7C0H *0F780H H8/38124 7FEFH 0F780H 0F7C0H *0F780H ＊モニタが内蔵RAM先頭より0x40バイト使用する。 ２．使用制限事項 ・ モニタ使用の割り込みベクタは、リザーブエリアを使用します。（ダウンロード時に自動セット） ・ リセットベクタ値は０ｘ８００とし、０ｘ８００番地にはスタックポインタ設定の命令を配置して下さい。 ・ 使用端子は、Ｅ７が使用する通信線を占有使用します。 Ｐ３３　Ｐ３４　Ｐ３５　Ｐ９５　ＲＥＳＥＴ（共有） ・ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ・ デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 ・ エミュレーションモード遷移時（Ｓｔａｒｔ等の開始）のみ内蔵ＲＡＭの内容が書き変ります。 ３．機能制限事項 ・ レジスタのＳＰ（スタックポインタ）は、リードオンリです。 ・ 「ソースブレーク」と「ＰＵＴＣＨ」は使用できません。 ・ スタックポインタが適正値でない場合は、モニタは正常動作しません。（例　０ｘＦＦ７Ｅ値が適正値) ・ モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。 ・ メモリアクセスは、全てバイトアクセスになっています。（例　「short」の場合２バイトアクセス） ４．ブレークに対する注意事項 ･ 実行後ブレーク固定です。 ・ このモニタは、ＣＰＵに内蔵したアドレスブレークコントローラ（ＰＢＣ）を利用しています。 ブレークにおける制限事項は、ＰＢＣ仕様に準拠しますので注意が必要です。（ＣＰＵ別ハードウェアマニュアル必読） 機能および制限は、Ｈ８／３００Ｈ　Ｔｉｎｙと同等です。 ５．モニタ遷移時のＣＰＵに対する設定 ・ モニタ使用ポート（ＳＣＩ）を初期設定 ・ （ＳＢＲＣＲ１，ＳＹＳＣＲ２，ＴＭＡ＜ＴＭＡ３＞）設定値を退避後、アクティブモード（高速）に切り替え、モニタ終了時に退避設定値の状態に戻します。 ６．Ｈ８／３８１０４，３８１２４特有の注意事項 ・ 発振子をＯＳＣ１，ＯＳＣ２端子に接続した状態でデバッグして下さい。 ・ このシリーズは、ウォッチドッグタイマが初期状態で有効になっています。 ・ リングオシレータモードでの動作中にブレークモード（モニタ遷移）しますと、モニタ内でアクティブモード（高速）に切り替えています。 この遷移時に一旦スタンバイモード経由にて遷移させている為、出力ポートは一旦ハイインピーダンスになります。 ７．低消費電力モード状態の注意事項 ・ 低消費電力状態でブレークモード（モニタ遷移）にさせますと低消費電力状態は解除されます。 ８．ウォッチドッグタイマの注意事項 ・ ブレークモード（モニタ遷移）時は、ウォッチドッグタイマは停止します。 ・ ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 ・ ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 ９．バッテリバックアップシステムの場合の注意事項 ・ H8/Tinyシリーズの場合、FROMに書く時の手順として高速ブートモード(エミュレーションモード)に遷移させてからFROM書き込みシーケンスに移行させています。高速ブートモード中は外部からのRESET信号が無効になってしまいますので、書き込み終了後H-debuggeを外した状態で、かつ、モニタ（ファｰム）が起動出来ない状態の場合、VCCをOV（ゼロ)に落とし、必ず高速ブートモードから抜けさせて下さい。 H８／３０４８F-ONE準備項目および制限事項（DEF　Ver４．１０ｘまで） Ｈ８／３０４８F-ONE・３０２９Ｆ準備項目および制限事項（DEF　Ver４．２０Aから、Ver８．００Bで追加）TOP １．ユーザ側での準備項目 ＜Ｈ８／３０４８Ｆ−ＯＮＥ＞ ・ ＭＣＵ動作モードは、（５，,６，７）をサポートします。 ・ ファームが使用するためのエリア（0xF4〜0xFF）番地をあけてください。 ＜Ｈ８／３０２９Ｆ＞ ・ ＭＣＵ動作モードは、（５，７）をサポートします。 ＜共通＞ ・ ユーザスタックエリアを４バイト使用しますので、スタックエリアの確保に考慮してください。 ・ メモリマッップ 　 内蔵ＲＯM終了アドレス 使用可能内蔵ＲＡＭ開始アドレス H8/3048F-ONE 1FFFFH 0FFEF10H（全開放) H8/3029F(EMC:1) 7FFFFH 0FFBF20H（全開放) H8/3029F(EMC:0) 7FFFFH 0FFBEE0H（全開放) ２．使用制限事項 ・ デバッグをするためには、ＣＰＵをエミュレーションモードにする必要があります。 エミュレーション−モード遷移の操作でエミュレーションモードにして下さい。 ・ リフレッシュコントローラ、ＤＭＡコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。 ・ デバッグ中は、ベクタエリアの０ｘ０〜０ｘｆ番地はシャドーＲＡＭになっています。書き換えないで下さい。 なお、実際の0x0〜0xf番地のベクタ情報は、シャドウRAM対策の為、0xc0〜0xcf番地（ベクタ48〜ベクタ51）に退避させています。 この処置により、アップロード時に0x0〜0xf番地の内容と0xc0〜0xcf番地の内容を交換しますので動作可能なHEXファイルになります。 ・ ファーム使用の割り込みベクタは下記の通りでダウンロード時に自動セットされます。 （ベクタ２２・ベクタ２３　　　　　　　 Ｈ８／３０４８Ｆ−ＯＮＥ） （ベクタ２２・ベクタ２７・ベクタ３１　Ｈ８／３０２９Ｆ） （ベクタ48・ベクタ49・ベクタ50・ベクタ11　共通　シャドウRAM対策） ・ リセットベクタ値は０ｘ１００以上とし、その番地にはスタックポインタ設定の命令を配置することを推奨します。 ただし、CAT専用モードでCAT303を使用される場合は、リセットベクタ値を0x1000以上にして下さい。 ・ 「ｔｒａｐａ　＃３」の命令は、ユーザ側で使用しないで下さい。 ・ 下記アドレスはデバッガが使用しています。ユーザはアクセスしないで下さい。 （０ｘＦＦ７０００〜０ｘＦＦ７７ＦＦ番地　　H8/3048-FONE） （０ｘＦＦ７０００〜０ｘＦＦ７ＦＦＦ番地　　H8/3029F） ・ 使用端子は、リセット・ブートモード時に使用する通信線を占有・共有使用します。（Ｅ１０Ｔ−ＵＳＢに準拠） （Ｐ９１　Ｐ９３　Ｐ９５　ＦＷＥ）占有　（ＭＤ２　ＭＤ１　ＭＤ０　ＲＥＳＥＴ）共有 ・ ＣＰＵ動作モード設定回路および設定は、ユーザ（ターゲット）側で準備・設定して下さい。 ・ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ・ デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 ３．機能制限事項 ・ レジスタのＳＰ（スタックポインタ）は、リードオンリです。 ・ ソフトウェアパーツの「ＰＵＴＣＨ」は、使用する事が出来ません。 ・ ソフトウェアパーツの「ソースブレーク」を有効にした場合は、分岐トレース機能を使用する事が出来ません。 ４．ブレークに対する注意事項 ･ 実行後ブレーク固定です。 ・ このファームは、ＣＰＵに内蔵したアドレスブレークコントローラ（ＰＢＣ）を利用しています。 ブレークにおける制限事項は、ＰＢＣ仕様に準拠しますので注意が必要です。 機能および制限は、Ｈ８／３００Ｈ　Ｔｉｎｙと同等です。 （Ｈ８／３００Ｈ　Ｔｉｎｙのハードウェアマニュアル必読） ５．ファーム起動毎時のＣＰＵに対する設定 ・ 内蔵ＲＡＭ有効（ＳＹＳＣＲ） ・ ファーム使用ポート（ＳＣＩ）を初期設定 ・ （ＤＩＶＣＲ）設定値を退避後、アクティブモード（高速）に切り替え、ファーム終了時に退避設定値の状態に戻します。 ６．Ｈ８／３０２９Ｆの特記事項 ・ ＢＣＲレジスタのＥＭＣビットにより内部Ｉ／Ｏレジスタ及びＲＡＭのアドレスが変わります。ＥＭＣビットの設定後に 内部Ｉ／Ｏレジスタをアクセスして下さい。 ７．低消費電力モード状態の注意事項 ・ 低消費電力状態でブレークモード（ファーム起動）にさせますと低消費電力状態は解除されます。 ８．ウォッチドッグタイマの注意事項 ・ ブレークモード（ファーム起動）時は、ウォッチドッグタイマは停止します。 ・ ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 ・ ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 Ｈ８／３００Ｈ−PBC無しＴｙｐｅ準備項目および制限事項TOP １．ユーザ側での準備項目 ・ ＭＣＵ動作モードは、ブートとユーザプログラムと内蔵ＲＯＭ有効モード（１Ｍバイト以上）をサポートします。 ・ デバッグモニタが常駐するためのエリア（０ｘ１００〜０ｘ７ＦＦ）番地をあけてください。 ・ ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。 ・ メモリマップ 　 内蔵ＲＯM 終了アドレス スタック方式（内蔵RAM） 固定番地方式（内蔵RAM） 使用可能開始番地 （ｿｰｽﾌﾞﾚ-ｸを使用した場合） 使用可能開始番地 モニタ使用番地 H8/3052B 7FFFFH 0FFDF10H (*FFDF50H) 0FFDF50H *0FFDF10H H8/3067R 1FFFFH 0FFEF20H (*FFEF60H) 0FFEF60H *0FFEF20H H8/3068F(EMC=1) 5FFFFH 0FFBF20H (*FFBF60H) 0FFBF60H *0FFBF20H H8/3068F(EMC=0) 5FFFFH 0FFBEE0H (*FFBEE0H) 0FFBEE0H *0FFFF80H H8/3069R(EMC=1) 7FFFFH 0FFBF20H (*FFBF60H) 0FFBF60H *0FFBF20H H8/3069R(EMC=0) 7FFFFH 0FFBEE0H (*FFBEE0H) 0FFBEE0H *0FFFF80H ＊モニタが内蔵RAM先頭より0x40バイト使用する。 ＊モニタが内蔵RAM2を使用する。(DEFバージョン6.50xより対応) ２．使用制限事項 ・ ＮＭＩは、デバッガが占有します。 ・ ＤＭＡコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。 ・ モニタ使用の割り込みベクタは、ＮＭＩ・トラップ２・トラップ３です。（ダウンロード時に自動セット） ・ リセットベクタ値は０ｘ８００とし、０ｘ８００番地にはスタックポインタ設定の命令を配置して下さい。 DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。 ・ デバッグ中は、スタックポイントの設定後に約１〜２００ｍｓ（ハード構成による）以上のソフトタイマを入れることを推奨します。 ＣＰＵ設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から２０ｕｓ後にモニタ（ＮＭＩ）を起動させます。 ・ ＮＭＩエッジは、立下りエッジ（初期値）とします。 ・ 内蔵ＲＡＭ有効（初期値）とします。 ・ 使用端子は、リセット・ＮＭＩ・ブートモード時に使用する通信線および、それに伴うＳＣＫ・FWEを占有使用します。 TＸＤ1　ＲＸＤ1　ＳＣＫ1　ＮＭＩ　FWE ＲＥＳＥT（共有） デバッグI/Fを調歩同期に指定した場合は、ＳＣＫ１は未使用になります。 ・ ＣＰＵ動作モード（ブート・Ａｄｖａｎｃｅｄ）設定回路および設定は、ユーザ（ターゲット）側で準備・設定して下さい。 ・ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ・ デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 ３．機能制限事項 ・ レジスタのＳＰ（スタックポインタ）は、リードオンリです。 ・ スタックポインタが適正値でない場合は、モニタは正常動作しません。 ・ モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。 ４．ブレーク／トレースに対する注意事項 ・ このＣＰＵは、ＰＣブレークコントローラ（ＰＢＣ）が無い為、ハードブレーク機能を使用することができません。 ソースブレークかソフトブレークの対応になります。 ・ プログラムがRAM上の場合は、トレース／ステップ実行が可能になります。 ５．各ＣＰＵの特記事項 【Ｈ８／３０５２Ｂ】 ・ 対応ＣＰＵ動作モードは、５，６，７です。 【Ｈ８／３０６７Ｒ】 ・ 対応ＣＰＵ動作モードは、５，７です。　６（ノーマルモード）は、対応できません。 【Ｈ８／３０６８Ｆ】 【Ｈ８／３０６９Ｒ】 ・ 対応ＣＰＵ動作モードは、５，７です。 ・ ＢＣＲレジスタのＥＭＣビットにより内部レジスタおよびＲＡＭ先頭アドレスが変わりますので、 ＥＭＣビットの設定後にシンボルアクセスして下さい。 （スタックポイント設定後のソフトタイマの前に記述しておくと便利です。） ・ ユーザプログラムのダウンロード時は、ＢＣＲレジスタのＥＭＣビットを強制的に「１」にします。 ６．モニタ実行時のＣＰＵに対する設定 ・ ＮＭＩ立下りエッジ指定（ＳＹＳＣＲ） ・ 内蔵ＲＡＭ有効　　　　（　　“　　） ・ モジュールストップコントローラのモニタ使用ポート（ＳＣＩ）を解除（ＭＳＴＰＣＲ） ・ モニタ使用ポート（ＳＣＩ）を初期設定 ・ （ＤＩＶＣＲ）設定値を退避後、高速モードに切換え、モニタ終了時に退避設定値の状態に戻します。 ・ （ＴＣＳＲ）設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。 ７．低消費電力モード状態の注意事項 ・ 低消費電力状態でブレークモード（モニタ実行）にさせますと低消費電力状態は解除されます。 ８．ウォッチドッグタイマの注意事項 ・ ブレークモード（モニタ実行）時は、ウォッチドッグタイマは停止します。 ・ ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 ・ 本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムＵＰ周期を１０ｍｓ以上にして下さい。 ・ ウォッチドッグタイマＵＰによるリセットになりますと、Ｉ／Ｏレジスタもリセットされます。 ・ ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 Ｈ８／３００H−SLP準備項目および制限事項TOP １．ユーザ側での準備項目 ・ デバッグモニタが常駐するためのエリア（０ｘ２００〜０ｘ７ＦＦ）番地をあけてください。 ・ ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。 ・ メモリマップ 　 内蔵ＲＯM 終了アドレス スタック方式（内蔵RAM） 固定番地方式（内蔵RAM） 使用可能開始番地 （ｿｰｽﾌﾞﾚ-ｸを使用した場合） 使用可能開始番地 モニタ使用番地 H8/38076 0CFEFH 0Ｆ380H　(*F3C0H) 0F3C0H *0F380H H8/38602 3FFFH 0ＦB80H (使用不可) 0FB80H 別空間 ＊モニタが内蔵RAM先頭より0x40バイト使用する。 ２．使用制限事項 ・ ＮＭＩは、デバッガが占有します。 ・ モニタ使用の割り込みベクタは、ＮＭＩ・アドレスブレーク・リザーブエリアです。（ダウンロード時に自動セット） ・ リセットベクタ値は０ｘ８００とし、０ｘ８００番地にはスタックポインタ設定の命令を配置して下さい。 ・ デバッグ中は、スタックポイントの設定後に約１〜２００ｍｓ（ハード構成による）以上のソフトタイマを入れることを推奨します。 ＣＰＵ設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から２０ｕｓ後にモニタ（ＮＭＩ）を起動させます。（ユーザモード時のみ） ・ ＮＭＩエッジは、立下りエッジ（初期値）とします。 ・ 使用端子は、リセット・ＮＭＩ・ブートモード時に使用する通信線を占有使用します。 P36/E7_0　P37/E7_1　P16/E7_2　ＮＭＩ　RES（共有） ・ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ・ デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 ３．機能制限事項 ・ レジスタのＳＰ（スタックポインタ）は、リードオンリです。 ・ スタックポインタが適正値でない場合は、モニタは正常動作しません。（例　０ｘＦＦ７Ｅ値が適正値） ・ モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。 ４．ブレークに対する注意事項 ･ 実行後ブレーク固定です。 ・ このモニタは、ＣＰＵに内蔵したアドレスブレークコントローラ（ＰＢＣ）を利用しています。 ブレークにおける制限事項は、ＰＢＣ仕様に準拠しますので注意が必要です。（ＣＰＵ別ハードウェアマニュアル必読） 機能および制限は、Ｈ８／３００Ｈ　Ｔｉｎｙと同等です。 ５．モニタ遷移時のＣＰＵに対する設定 ・ モニタ使用ポート（ＳＣＩ）を初期設定 ・ （SYSCR1,SYSCR2）設定値を退避後、アクティブモード（高速）に切り替え、モニタ終了時に退避設定値の状態に戻します。 ・ （TCSRWD1）設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。（ユーザモード時） ６．Ｈ８／３８６０２特有の注意事項 ・ 発振子をＯＳＣ１，ＯＳＣ２端子に接続した状態でデバッグして下さい。 ・ このシリーズは、ウォッチドッグタイマが初期状態で有効になっています。 ７．低消費電力モード状態の注意事項 ・ 低消費電力状態でブレークモード（ファーム起動）にさせますと低消費電力状態は解除されます。 ８．ウォッチドッグタイマの注意事項 ・ ブレークモード（モニタ遷移）時は、ウォッチドッグタイマは停止します。 ・ ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 ・ ユーザモードでのデバッグ指定において、本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムＵＰ周期を１０ｍｓ以上の設定にして下さい。（エミュレーションモードでは制限なしです。） ・ ユーザモードでのデバッグ指定において、ウォッチドッグタイマＵＰによるリセットになりますと、ＰＢＣ（ＰＣブレーク）もリセットされますので再設定して下さい。（エミュレーションモードでは保持します。） ・ ウォッチドッグタイマのタイムUP−RESET動作を確認する場合は、エミュレーションモードで確認して下さい。 ・ ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 ９．デバッグモードについて ・ Ｈ８／３００Ｈ−ＳＬＰシリーズのデバッグモードは２モードから選択できます。その２モードの特徴を記述します。 （１）エミューレーションモード ＣＰＵ内蔵のオンチップデバッグ機能を利用するモードです。 （２）ユーザモード ＰＢＣ（ＰＣブレークコントローラ）を使用してユーザモードでデバッグするモードです。　 ・ 【モード別機能の相違】 項目 エミュレーションモード ユーザモード モード遷移時の内蔵ＲＡＭ状態（電源ＯＮスタート時のみ）　 書き変る 書き変らない ハードブレークの使用 可能 可能 デバッグ時のウォッチドッグタイマ使用 可能 可能（１０ｍｓ以上） デバッグ時のウォッチドッグタイマリセット時のＩ／Ｏ状態 保持 リセット デバッグ時の低消費電力モードへの対応 可能 不可 分岐トレースの使用 可能 不可 デバッグ時のリセット遅延防止ソフトタイマ 不要 推奨 ソースブレークの使用 不可 可能 ＰＵＴＣＨの使用 不可 不可 ・ 【ＣＰＵ別モード選択可否】 ＣＰＵ名 エミュレーションモード ユーザモード Ｈ８／３８０７６ ○ ○ Ｈ８／３８６０２ ○ × １０．リセット遅延に関する注意事項 ・ H8/Tinyシリーズのデバッグ方式を「ユーザモード」で指定し、ハード的にリセット遅延があるに関わらず「CPU設定」で「リセット遅延回路」を使用しない側の設定で、DEFの「Ｓｔａｒｔ」を掛けますと内蔵ＲＡＭの先頭部分「約１６バイト」が書き換わります。 理由としては、遅延の為、リセットＬＯＷ状態でＮＭＩがＬＯＷになる為、エミュレーション回路の一部が起動してしまうことにより書き換わります。 １１．バッテリバックアップシステムの場合の注意事項 ・ H8/Tinyシリーズの場合、FROMに書く時の手順として高速ブートモード(エミュレーションモード)に遷移させてからFROM書き込みシーケンスに移行させています。高速ブートモード中は外部からのRESET信号が無効になってしまいますので、書き込み終了後H-debuggeを外した状態で、かつ、モニタ（ファｰム）が起動出来ない状態の場合、VCCをOV（ゼロ)に落とし、必ず高速ブートモードから抜けさせて下さい。 Ｈ８／３６xxｘ準備項目および制限事項TOP １．ユーザ側での準備項目 ・ デバッグモニタが常駐するためのエリア（０ｘ２００〜０ｘ７ＦＦ）番地をあけてください。 ・ ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。 ・ メモリマップ 　 内蔵ＲＯM 終了アドレス スタック方式（内蔵RAM） 固定番地方式（内蔵RAM） リセット解除時 オンチップオシレータ 動作 使用可能開始番地 （ｿｰｽﾌﾞﾚ-ｸを使用した場合） 使用可能開始番地 モニタ使用番地 H8/36012 3FFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H なし H8/36014 7FFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H なし H8/36024 7FFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H なし H8/36034 7FFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H なし H8/36037 0DFFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H なし H8/36049 17FFFH 0FFＦ780H　(*FFF7C0H) 0FFF7C0H *0FFF780H なし H8/36054 7FFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H なし H8/36057 0DFFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H なし H8/36064 7FFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H なし H8/36077 0DFFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H 10MHz H8/36087 0DFFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H なし H8/36109 1FFFFH 0FFＦ780H　(*FFF7C0H) 0FFF7C0H *0FFF780H 10MHz H8/3664(N) 7FFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H なし H8/3670 1FFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H なし H8/3672 4FFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H なし H8/3687(N) 0DFFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H なし H8/3694(N) 7FFFH 0Ｆ780H　(*F7C0H) 0F7C0H *0F780H なし H8/36902 2FFFH 0Ｆ980H　(*F9C0H) 0F9C0H *0F980H 8MHｚ H8/36912 2FFFH 0Ｆ980H　(*F9C0H) 0F9C0H *0F980H 8MHｚ ＊モニタが内蔵RAM先頭より0x40バイト使用する。 ２．使用制限事項 ・ H8/36xxNデバイスをデバッグする場合は、CPU設定をH8/36xxにして下さい。 ・ ＮＭＩは、デバッガが占有します。 ・ モニタ使用の割り込みベクタは、ＮＭＩ・アドレスブレーク・トラップ２・トラップ３です。（ダウンロード時に自動セット） ・ リセットベクタ値は０ｘ８００とし、０ｘ８００番地にはスタックポインタ設定の命令を配置して下さい。 ・ デバッグ中は、スタックポイントの設定後に約１〜２００ｍｓ（ハード構成による）以上のソフトタイマを入れることを推奨します。 ＣＰＵ設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から２０ｕｓ後にモニタ（ＮＭＩ）を起動させます。（ユーザモード時のみ） ・ ＮＭＩエッジは、立下りエッジ（初期値）とします。 ・ 使用端子は、リセット・ＮＭＩ・ブートモード時に使用する通信線を占有使用します。 P87/E10T_2　P86/E10T_1　P85/E10T_0　ＮＭＩ　RESET（共有） ・ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ・ デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 ３．機能制限事項 ・ レジスタのＳＰ（スタックポインタ）は、リードオンリです。 ・ スタックポインタが適正値でない場合は、モニタは正常動作しません。（例　０ｘＦＦ７Ｅ値が適正値） ・ モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。 ４．ブレークに対する注意事項 ･ 実行後ブレーク固定です。 ・ このモニタは、ＣＰＵに内蔵したアドレスブレークコントローラ（ＰＢＣ）を利用しています。 ブレークにおける制限事項は、ＰＢＣ仕様に準拠しますので注意が必要です。（ＣＰＵ別ハードウェアマニュアル必読） このＰＢＣは実行後ブレークですので、ステップ実行時にサブルーチンコールだった場合、次行のニモニックにブレークポイント を置きますので、その行の実行後にブレークする事になります。 つまり、サブルーチンコールのステップ実行は、次行で一行飛びになります。 ・ 分岐命令の飛び先でのブレークの注意 分岐命令　Ｂｃｃ　ｌａｂｅｌ：８の場合のブレーク設定には、注意が必要です。 ｔｒｕｅ時の次行にブレークを置きますとブレークしません。 　　　　　　例１）Ｃ言語 　　　　　　　　　　ｉｆ（条件　＝＝　ｔｒｕｅ）　｛ 　　　　　　　　　　　　第一行目　＜―――――――　ここ 　　　　　　　　　　　　第ニ行目 　　　　　　　　　　｝ 　　　　　　　例２）ＡＳM 　　　　　　　　　　ｂｎｅ　ｌａｂｅｌ：８ 　　　　　　　　　　ｍｏｖ　ｒ１、ｒ２　＜――――――　ここ 　　　　　　　　　　ｍｏｖ　ｒ２、ｒ３ 　　　　　　ｌａｂｅｌ ブレーク設定をしたい場合は、ダミー文、もしくはｎｏｐ文で行を空けてブレーク設定してください。 上記現象は、Ｂｃｃ　ｌａｂｅｌ：１６にしますと発生しません。 又、ｆａｌｓｅ先にブレークを置きますとｔｒｕｅ発生時でもブレーク発生します。 　　　　　　例１）Ｃ言 　　　　　　　　　　ｉｆ（条件　＝＝　ｔｒｕｅ）　｛ 　　　　　　　　　　　　第一行目　＜―――――――　ブレーク発生 　　　　　　　　　　｝ 　　　　　　　　　　ｅｌｓｅ｛ 　　　　　　　　　　　　第一行目　＜―――――――　ここ 　　　　　　　　　　　　第ニ行目 　　　　　　　　　　｝ 　　　　　　　例２）ＡＳM 　　　　　　　　　　ｂｎｅ　ｌａｂｅｌ：８ 　　　　　　　　　　ｍｏｖ　ｒ１、ｒ２　＜――――――　ブレーク発生 　　　　　　　　　　ｍｏｖ　ｒ２、ｒ３ 　　　　　　　　　　ｂｒａ　ｌａｂｅｌ２ 　　　　　　ｌａｂｅｌ： 　　　　　　　　　　ｍｏｖ　ｒ１、ｒ２　＜――――――　ここ 　　　　　　ｌａｂｅｌ２： ブレーク設定をしたい場合は、ダミー文、もしくはｎｏｐ文で行を空けてブレーク設定してください。 上記現象は、Ｂｃｃ　ｌａｂｅｌ：１６にしますと発生しません。 ５．モニタ遷移時のＣＰＵに対する設定> ・ ＮＭＩ立下りエッジ指定（ＩＥＧＲ１） ・ モニタ使用ポート（ＳＣＩ）を初期設定 ・ （SYSCR2）設定値を退避後、アクティブモード（高速）に切り替え、モニタ終了時に退避設定値の状態に戻します。 ・ （TCSRWD）設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。（ユーザモード時） ６．Ｈ８／３６０７７，３６１０９，３６９０２，３６９１２特有の注意事項 ・ 内蔵フラッシュＲＯＭに書込む時は、内蔵オシレータを使用しています。（周波数は上記表を参照して下さい。） ７．低消費電力モード状態の注意事項 ・ 低消費電力状態でブレークモード（ファーム起動）にさせますと低消費電力状態は解除されます。 ８．ウォッチドッグタイマの注意事項 ・ ブレークモード（モニタ遷移）時は、ウォッチドッグタイマは停止します。 ・ ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 ・ ユーザモードでのデバッグ指定において、本体と送受信が確立した時点でウォッチドッグタイマを停止させています。よって、タイムUP周期を10ms以上にして下さい。（エミュレーションモードで使用されている場合は制限がありません。） ・ ユーザモードでのデバッグ指定において、ウォッチドッグタイマUPによるリセットになりますと、PBC（PCブレーク）もリセットされます。（エミュレーションモードで使用されている場合は保持しています。） ・ リセット解除直後からWDT動作開始になるグループをお使いになる場合は、初期化が済むまで停止させることを推奨します。 1) H8/36064グループ 2) H8/36077グループ 3) H8/36109グループ 4) H8/36902グループ 5) H8/36912グループ 上記グループはリセット解除直後からWDTが動作しています。 ・ ウォッチドッグタイマのタイムUP−RESET動作を確認する場合は、エミュレーションモードで確認して下さい。 ・ ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 ９．デバッグモードについて ・ Ｈ８／Ｔｉｎｙシリーズのデバッグモードは２モードから選択できます。その２モードの特徴を記述します。 （１）エミューレーションモード ＣＰＵ内蔵のオンチップデバッグ機能を利用するモードです。 （２）ユーザモード ＰＢＣ（ＰＣブレークコントローラ）を使用してユーザモードでデバッグするモードです。　 ・ 【モード別機能の相違】 項目 エミュレーションモード ユーザモード モード遷移時の内蔵ＲＡＭ状態（電源ＯＮスタート時のみ）　 書き変る 書き変らない ハードブレークの使用 可能 可能 デバッグ時のウォッチドッグタイマ使用 可能 可能（１０ｍｓ以上） デバッグ時のウォッチドッグタイマリセット時のＩ／Ｏ状態 保持 リセット デバッグ時の低消費電力モードへの対応 可能 不可 分岐トレースの使用 可能 不可 デバッグ時のリセット遅延防止ソフトタイマ 不要 推奨 ソースブレークの使用 不可 可能 ＰＵＴＣＨの使用 不可 可能 ・ 【ＣＰＵ別モード選択可否】 ＣＰＵ名 エミュレーションモード ユーザモード Ｈ８／３６０１２ ○ ○ Ｈ８／３６０１４ ○ ○ Ｈ８／３６０２４ ○ ○ Ｈ８／３６０３４ ○ ○ Ｈ８／３６０３７ ○ ○ Ｈ８／３６０４９ ○ ○ Ｈ８／３６０５４ ○ ○ Ｈ８／３６０５７ ○ ○ Ｈ８／３６０６４ ○ ○ Ｈ８／３６０７７ ○ ○ Ｈ８／３６０８７ ○ ○ Ｈ８／３６１０９ ○ ○ Ｈ８／３６６４（Ｎ） ○ ○ Ｈ８／３６７０ ○ ○ Ｈ８／３６７２ ○ ○ Ｈ８／３６８７（Ｎ） ○ ○ Ｈ８／３６９４（Ｎ） ○ ○ Ｈ８／３６９０２ ○ ○ Ｈ８／３６９１２ ○ ○ １０．リセット遅延に関する注意事項 ・ H8/Tinyシリーズのデバッグ方式を「ユーザモード」で指定し、ハード的にリセット遅延があるに関わらず「CPU設定」で「リセット遅延回路」を使用しない側の設定で、DEFの「Ｓｔａｒｔ」を掛けますと内蔵ＲＡＭの先頭部分「約１６バイト」が書き換わります。 理由としては、遅延の為、リセットＬＯＷ状態でＮＭＩがＬＯＷになる為、エミュレーション回路の一部が起動してしまうことにより書き換わります。 １１．バッテリバックアップシステムの場合の注意事項 ・ H8/Tinyシリーズの場合、FROMに書く時の手順として高速ブートモード(エミュレーションモード)に遷移させてからFROM書き込みシーケンスに移行させています。高速ブートモード中は外部からのRESET信号が無効になってしまいますので、書き込み終了後H-debuggeを外した状態で、かつ、モニタ（ファｰム）が起動出来ない状態の場合、VCCをOV（ゼロ)に落とし、必ず高速ブートモードから抜けさせて下さい。 Ｈ８Ｓ：BOOT／２１xｘ準備項目および制限事項TOP １．ユーザ側での準備項目 ・ ＭＣＵ動作モードは、（２，３，ブート，ユーザプログラムモード）をサポートします。 ・ デバッグモニタが常駐するためのエリア（０ｘ２００〜０ｘ７ＦＦ）番地をあけてください。 ただし、０ｘ４００〜０ｘ４ＦＦ番地はＤＴＣベクタテーブルとして使用可能です。 ・ ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。 ・ メモリマップ 　 内蔵ＲＯMl 終了アドレス スタック方式（内蔵RAM） 固定番地方式（内蔵RAM） 使用可能開始番地 （ｿｰｽﾌﾞﾚ-ｸを使用した場合） 使用可能開始番地 モニタ使用番地 H8S/2132 0FFFFH 0FFE880H　(*FFE880H) 0FFE880H *0FFFF00H H8S/2132R 0FFFFH 0FFE880H　(*FFE880H) 0FFE880H *0FFFF00H H8S/2134 1FFFFH 0FFE080H　(*FFE080H) 0FFE080H *0FFFF00H H8S/2138 1FFFFH 0FFE080H　(*FFE080H) 0FFE080H *0FFFF00H H8S/2144 1FFFFH 0FFE080H　(*FFE080H) 0FFE080H *0FFFF00H H8S/2148 1FFFFH 0FFE080H　(*FFE080H) 0FFE080H *0FFFF00H ＊モニタが内蔵RAM2を使用する。(DEFバージョン6.50xより対応) ２．使用制限事項 ・ ＮＭＩは、デバッガが占有します。 ・ モニタ使用の割り込みベクタは、ＮＭＩ・ＰＣブレーク・トラップ２・トラップ３です。（ダウンロード時に自動セット） ・ リセットベクタ値は０ｘ８００とし、０ｘ８００番地にはスタックポインタ設定の命令を配置して下さい。 DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。 ・ デバッグ中は、スタックポイントの設定後に約１〜２００ｍｓ（ハード構成による）以上のソフトタイマを入れることを推奨します。 ＣＰＵ設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から２０ｕｓ後にモニタ（ＮＭＩ）を起動させます。 ・ ＮＭＩエッジは、立下りエッジ（初期値）とします。 ・ 内蔵ＲＡＭ有効（初期値）とします。 ・ 使用端子は、リセット・ＮＭＩ・ブートモード時に使用する通信線および、それに伴うＳＣＫを占有使用します。 ＴＸＤ１　ＲＸＤ１　ＳＣＫ１　ＮＭＩ　ＲＥＳＥT（共有） デバッグI/Fを調歩同期に指定した場合は、ＳＣＫ１は未使用になります。 ・ ＣＰＵ動作モード（ブート・Ｎｏｒｍａｌ・Ａｄｖａｎｃｅｄ）設定回路および設定は、ユーザ（ターゲット）側で準備・設定して下さい。 ・ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ・ デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 ３．機能制限事項 ・ レジスタのＳＰ（スタックポインタ）は、リードオンリです。 ・ スタックポインタが適正値でない場合は、モニタは正常動作しません。 ・ モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。 ４．ブレークに対する注意事項 ・ このモニタは、ＣＰＵに内蔵したＰＣブレークコントローラ（ＰＢＣ）を利用しています。 ブレークにおける制限事項は、ＰＢＣ仕様に準拠しますので注意が必要です。（ＣＰＵ別ハードウェアマニュアル必読） 特に、Ｈ８Ｓ／２１XＸ等のプリフェッチブレークは、命令をプリフェッチした時点でブレーク割り込みが発生するため、予定位置より前後の位置でブレークします。 命令によっては、プリフェッチブレークの影響によりＰＣが進まない現象が発生します。 これを回避するため次の次のニモニッックを分析して予定ブレーク位置を設定していますが、コンディションフラグによる分岐等の場合ミスする可能性があります。 この現象に遭遇した場合は、演算と分岐命令の間にＮＯＰ命令を２個以上挿入した形で確認願います。 又、関数のヘッドでブレークポイントを設定しますと、上の関数の“ＲＴＳ”が実行した場合にもブレークが発生しますので注意して下さい。 この現象をさけたい場合は、関数と関数の間にＮＯＰ命令を２個以上入れてください。 ・ トレース／ステップ／Cトレース／Cステップ実行は、ＰＢＣを利用して実現させています。 プリフェッチの制限により１行毎には動作しない場合があります。 ５．モニタ実行時のＣＰＵに対する設定 ・ ＮＭＩ立下りエッジ指定（ＳＹＳＣＲ） ・ 内蔵ＲＡＭ有効　　　　（　　“　　） ・ モジュールストップコントローラのモニタ使用ポート（ＳＣＩ）を解除（ＭＳＴＰＣＲ） ・ ＳＣＩの制御レジスタ側に選択（ＳＴＣＲ） ・ モニタ使用ポート（ＳＣＩ）を初期設定 ・ （ＳＢＲＣＲ）設定値を退避後、高速モードに切換え、モニタ終了時に退避設定値の状態に戻します。 ・ （ＴＣＳＲ０，ＴＣＳＲ１）設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。 ６．低消費電力モード状態の注意事項 ・ サブクロックを使用するモード（サブアクティブモード等）には対応していません。 ・ 低消費電力状態でブレークモード（モニタ実行）にさせますと低消費電力状態は解除されます。 ７．ウォッチドッグタイマの注意事項 ・ ブレークモード（モニタ実行）時は、ウォッチドッグタイマは停止します。 ・ ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 ・ 本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムＵＰ周期を１０ｍｓ以上にして下さい。 ・ ウォッチドッグタイマＵＰによるリセットになりますと、ＰＢＣ（ＰＣブレーク）もリセットされますので再設定して下さい。 ・ ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 ８．その他注意事項 ・ Ｈ８Ｓ内部Ｉ／Ｏレジスタの中には、１６，３２ビットの指定ビットによるアクセス制限がついている場合があります。 メモリセットコマンド等で内部Ｉ／Ｏレジスタアクセスする場合は、指定ビット長でアクセスして下さい。 指定ビット長以外でアクセスしますと間違った情報を得ることになります。 Ｈ８Ｓ：BOOT／２２ｘｘ準備項目および制限事項TOP １．ユーザ側での準備項目 ・ ＭＣＵ動作モードは、（６，７，ブート，ユーザプログラムモード）をサポートします。 ・ デバッグモニタが常駐するためのエリア（０ｘ２００〜０ｘ７ＦＦ）番地をあけてください。 ただし、０ｘ４００〜０ｘ４ＦＦ番地はＤＴＣベクタテーブルとして使用可能です。 ・ ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。 ・ メモリマップ 　 内蔵ＲＯM 終了アドレス スタック方式（内蔵RAM） 固定番地方式（内蔵RAM） 使用可能開始番地 （ｿｰｽﾌﾞﾚ-ｸを使用した場合） 使用可能開始番地 モニタ使用番地 H8S/2238B 3FFFFH 0FFB000H　(*FFB000H) 0FFB000H *0FFFFC0H H8S/2238R 3FFFFH 0FFB000H　(*FFB000H) 0FFB000H *0FFFFC0H H8S/2239 5FFFFH 0FF7000H　(*FF7000H) 0FF7000H *0FFFFC0H H8S/2258 3FFFFH 0FFB000H　(*FFB000H) 0FFB000H *0FFFFC0H H8S/2268 3FFFFH 0FFB000H　(*FFB000H) 0FFB000H *0FFFFC0H ＊モニタが内蔵RAM2を使用する。(DEFバージョン6.50xより対応) ２．使用制限事項 ・ ＮＭＩは、デバッガが占有します。 ・ ＤＭＡコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。 ・ モニタ使用の割り込みベクタは、ＮＭＩ・ＰＣブレーク・トレース・トラップ２・トラップ３です。（ダウンロード時に自動セット） ・ リセットベクタ値は０ｘ８００とし、０ｘ８００番地にはスタックポインタ設定の命令を配置して下さい。 DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。 ・ デバッグ中は、スタックポイントの設定後に約１〜２００ｍｓ（ハード構成による）以上のソフトタイマを入れることを推奨します。 ＣＰＵ設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から２０ｕｓ後にモニタ（ＮＭＩ）を起動させます。 ・ ＮＭＩエッジは、立下りエッジ（初期値）とします。 ・ 内蔵ＲＡＭ有効（初期値）とします。 ・ 使用端子は、リセット・ＮＭＩ・ブートモード時に使用する通信線および、それに伴うＳＣＫ・ＦＷＥを占有使用します。 TＸＤ２　ＲＸＤ２　ＳＣＫ２　ＮＭＩ　ＦＷＥ　ＲＥＳＥT（共有） デバッグI/Fを調歩同期に指定した場合は、ＳＣＫ２は未使用になります。 ２２３８（Ｒ）＿３９＿５８は、TＸＤｘ　ＲＸＤｘ　ＳＣＫｘ　の番号をＣＰＵ設定により選択することができます。（ブートロード時は除く） ・ ＣＰＵ動作モード（ブート・Ａｄｖａｎｃｅｄ）設定回路および設定は、ユーザ（ターゲット）側で準備・設定して下さい。 ・ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ・ デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 ３．機能制限事項 ・ レジスタのＳＰ（スタックポインタ）およびＥＸＲは、リードオンリです。 ・ スタックポインタやＥＸＲ値が適正値でない場合は、モニタは正常動作しません。 ・ ２２３８は、ＭＤ２を‘０‘（ブートモード）にしてもモニタは実行しますので、一度モニタプログラムを書き込みますと緑点滅のブートモード判定をしなくなります。 ・ モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。 ４．ブレーク／トレースに対する注意事項 【共通事項】 ･ 実行前ブレーク固定です。 ・ このモニタは、ＣＰＵに内蔵したＰＣブレークコントローラ（ＰＢＣ）を利用しています。 ブレークにおける制限事項は、ＰＢＣ仕様に準拠しますので注意が必要です。（ＣＰＵ別ハードウェアマニュアル必読） また、ステップ実行は、ニモニックを分析しながら次ブレーク位置を設定して実行しています。（３ｓｅｃタイムアウト付） ステップ実行時は、サブルーチンが３ｓｅｃ経っても戻ってこないようなプログラムの場合は、使用しないで下さい。 ・ モジュールストップコントロールレジスタ内のＰＢＣ部を１にするとブレーク割り込みが発生しなくなります。 【割込みモード０の場合】 ・ ＰＣブレークコントローラ（ＰＢＣ）を有効にするには、割込みを許可状態にして下さい。 ・ ＰＣブレークは、割込みが許可状態の時のみ停止します。 ・ トレース／ステップ実行は、ＰＣブレークコントローラ（ＰＢＣ）を利用しています。 【割込みモード２の場合】 ・ ＰＣブレークの割り込みプライオリティは７になっています。 ・ ユーザ使用の割り込みレベルは全て６以下にして下さい。 ・ ブレークを有効にしたい場合は、ＣＰＵのＥＸＲの割り込みマスクレベルを６以下に設定してください。 ・ ＣＰＵに内蔵されたトレース機能を利用しています。 ５．モニタ実行時のＣＰＵに対する設定 ・ ＮＭＩ立下りエッジ指定（ＳＹＳＣＲ） ・ 内蔵ＲＡＭ有効　　　　（　　“　　） ・ モジュールストップコントローラのモニタ使用ポート（ＳＣＩ）を解除（ＭＳＴＰＣＲＢ） ・ モジュールストップコントローラのブレークコントローラ（ＰＢＣ）を解除（ＭＳＴＰＣＲＣ） ・ モニタ使用ポート（ＳＣＩ）を初期設定 ・ （ＳＣＫＣＲ）設定値を退避後、高速モードに切換え、モニタ終了時に退避設定値の状態に戻します。 ・ （ＴＣＳＲ０，ＴＣＳＲ１）設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。 ６．低消費電力モード状態の注意事項 ・ サブクロックを使用するモード（サブアクティブモード等）には対応していません。 ・ 低消費電力状態でブレークモード（モニタ実行）にさせますと低消費電力状態は解除されます。 ７．ウォッチドッグタイマの注意事項 ・ ブレークモード（モニタ実行）時は、ウォッチドッグタイマは停止します。 ・ ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 ・ 本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムＵＰ周期を１０ｍｓ以上にして下さい。 ・ ウォッチドッグタイマＵＰによるリセットになりますと、ＰＢＣ（ＰＣブレーク）もリセットされますので再設定して下さい。 ・ ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 ８．その他注意事項 ・ Ｈ８Ｓ内部Ｉ／Ｏレジスタの中には、１６，３２ビットの指定ビットによるアクセス制限がついている場合があります。 メモリセットコマンド等で内部Ｉ／Ｏレジスタアクセスする場合は、指定ビット長でアクセスして下さい。 指定ビット長以外でアクセスしますと間違った情報を得ることになります。 Ｈ８S：BOOT/PBC無しＴｙｐｅ準備項目および制限事項TOP １．ユーザ側での準備項目 ・ ＭＣＵ動作モードは、（６，７，ブート，ユーザプログラムモード）をサポートします。 ・ デバッグモニタが常駐するためのエリア（０ｘ２００〜０ｘ７ＦＦ）番地をあけてください。 ただし、０ｘ４００〜０ｘ４ＦＦ番地はＤＴＣベクタテーブルとして使用可能です。 ・ ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。 ・ メモリマップ 　 内蔵ＲＯM 終了アドレス スタック方式（内蔵RAM） 固定番地方式（内蔵RAM） 使用可能開始番地 （ｿｰｽﾌﾞﾚ-ｸを使用した場合） 使用可能開始番地 モニタ使用番地 H8S/2318 3FFFFH 0FFDC00H　(*FFDC40H) 0FFDC40H *0FFDC00H H8S/2319 7FFFFH 0FFDC00H　(*FFDC40H) 0FFDC40H *0FFDC00H ＊モニタが内蔵RAM先頭より0x40バイト使用する。 ２．使用制限事項 ・ ＮＭＩは、デバッガが占有します。 ・ ＤＭＡコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。 ・ モニタ使用の割り込みベクタは、ＮＭＩ・トレース・トラップ２・トラップ３です。（ダウンロード時に自動セット） ・ リセットベクタ値は０ｘ８００とし、０ｘ８００番地にはスタックポインタ設定の命令を配置して下さい。 DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。 ・ デバッグ中は、スタックポイントの設定後に約１〜２００ｍｓ（ハード構成による）以上のソフトタイマを入れることを推奨します。 ＣＰＵ設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から２０ｕｓ後にモニタ（ＮＭＩ）を起動させます。 ・ ＮＭＩエッジは、立下りエッジ（初期値）とします。 ・ 内蔵ＲＡＭ有効（初期値）とします。 ・ 使用端子は、リセット・ＮＭＩ・ブートモード時に使用する通信線および、それに伴うＳＣＫ・FWEを占有使用します。 TＸＤ1　ＲＸＤ1　ＳＣＫ1　ＮＭＩ　FWE ＲＥＳＥT（共有） デバッグI/Fを調歩同期に指定した場合は、ＳＣＫ１は未使用になります。 ・ ＣＰＵ動作モード（ブート・Ａｄｖａｎｃｅｄ）設定回路および設定は、ユーザ（ターゲット）側で準備・設定して下さい。 ・ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ・ デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 ３．機能制限事項 ・ レジスタのＳＰ（スタックポインタ）およびＥＸＲは、リードオンリです。 ・ スタックポインタやＥＸＲ値が適正値でない場合は、モニタは正常動作しません。 ・ モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。 ４．ブレーク／トレースに対する注意事項 【共通事項】 ・ このＣＰＵは、ＰＣブレークコントローラ（ＰＢＣ）が無い為、ハードブレーク機能を使用することができません。 ソースブレークかソフトブレークの対応になります。 ハードトレースに関しては、割り込みモード２の場合に使用可能になります。(ROM) ・ プログラムがRAM上の場合は、トレース／ステップ実行が可能になります。 【割込みモード０の場合】 ・ ソースブレークかソフトブレークを使用します。 ・ プログラムがROM上の場合は、トレース機能を使用することができません。 ・ プログラムがRAM上の場合は、トレース／ステップ実行が可能になります。 【割込みモード２の場合】 ・ ソースブレークかソフトブレークを使用します。 ・ プログラムがROM上の場合は、トレース機能のみ使用することができます。 ・ プログラムがRAM上の場合は、トレース／ステップ実行が可能になります。 ５．Ｈ８Ｓ／２３１８Ｆの特記事項 ・ ダウンロード時は「ＢＣＲＬ＜ＥＡＥ＞」を０（ゼロ）に強制設定しています。 ６．モニタ実行時のＣＰＵに対する設定 ・ ＮＭＩ立下りエッジ指定（ＳＹＳＣＲ） ・ 内蔵ＲＡＭ有効　　　　（　　“　　） ・ モジュールストップコントローラのモニタ使用ポート（ＳＣＩ）を解除（ＭＳＴＰＣＲ） ・ モニタ使用ポート（ＳＣＩ）を初期設定 ・ （ＳＣＫＣＲ）設定値を退避後、高速モードに切換え、モニタ終了時に退避設定値の状態に戻します。 ・ （ＴＣＳＲ）設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。 ７．低消費電力モード状態の注意事項 ・ サブクロックを使用するモード（サブアクティブモード等）には対応していません。 ・ 低消費電力状態でブレークモード（モニタ実行）にさせますと低消費電力状態は解除されます。 ８．ウォッチドッグタイマの注意事項 ・ ブレークモード（モニタ実行）時は、ウォッチドッグタイマは停止します。 ・ ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 ・ 本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムＵＰ周期を１０ｍｓ以上にして下さい。 ・ ウォッチドッグタイマＵＰによるリセットになりますと、Ｉ／Ｏレジスタもリセットされます。 ・ ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 ９．その他注意事項 ・ Ｈ８Ｓ内部Ｉ／Ｏレジスタの中には、１６，３２ビットの指定ビットによるアクセス制限がついている場合があります。 メモリセットコマンド等で内部Ｉ／Ｏレジスタアクセスする場合は、指定ビット長でアクセスして下さい。 指定ビット長以外でアクセスしますと間違った情報を得ることになります。 Ｈ８Ｓ：BOOT／２５ｘｘ準備項目および制限事項TOP １．ユーザ側での準備項目 ・ ＭＣＵ動作モードは、（６，７，ブート，ユーザプログラムモード）をサポートします。 ・ デバッグモニタが常駐するためのエリア（０ｘ２００〜０ｘ７ＦＦ）番地をあけてください。 ただし、０ｘ４００〜０ｘ４ＦＦ番地はＤＴＣベクタテーブルとして使用可能です。 ・ ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。 ・ メモリマップ 　 内蔵ＲＯM 終了アドレス スタック方式（内蔵RAM） 固定番地方式（内蔵RAM） 使用可能開始番地 （ｿｰｽﾌﾞﾚ-ｸを使用した場合） 使用可能開始番地 モニタ使用番地 H8S/2505 5FFFFH 0FF7000H　(*FF7000H) 0FF7000H *0FFFFC0H H8S/2506 7FFFFH 0FF7000H　(*FF7000H) 0FF7000H *0FFFFC0H H8S/2551 5FFFFH 0FF9000H　(*FF9000H) 0FF9000H *0FFFFC0H H8S/2552 7FFFFH 0FF7000H　(*FF7000H) 0FF7000H *0FFFFC0H H8S/2556 7FFFFH 0FF7000H　(*FF7000H) 0FF7000H *0FFFFC0H ＊モニタが内蔵RAM2を使用する。(DEFバージョン6.50xより対応) ２．使用制限事項 ・ ＮＭＩは、デバッガが占有します。 ・ モニタ使用の割り込みベクタは、ＮＭＩ・ＰＣブレーク・トレース・トラップ２・トラップ３です。（ダウンロード時に自動セット） ・ リセットベクタ値は０ｘ８００とし、０ｘ８００番地にはスタックポインタ設定の命令を配置して下さい。 DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。 ・ デバッグ中は、スタックポイントの設定後に約１〜２００ｍｓ（ハード構成による）以上のソフトタイマを入れることを推奨します。 ＣＰＵ設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から２０ｕｓ後にモニタ（ＮＭＩ）を起動させます。 ・ ＮＭＩエッジは、立下りエッジ（初期値）とします。 ・ 内蔵ＲＡＭ有効（初期値）とします。 ・ 使用端子は、リセット・ＮＭＩ・ブートモード時に使用する通信線および、それに伴うＳＣＫを占有使用します。 TＸＤ０　ＲＸＤ０　ＳＣＫ０　ＮＭＩ　ＲＥＳＥT（共有） デバッグI/Fを調歩同期に指定した場合は、ＳＣＫ０は未使用になります。 ・ ＣＰＵ動作モード（ブート・Ａｄｖａｎｃｅｄ）設定回路および設定は、ユーザ（ターゲット）側で準備・設定して下さい。 ・ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ・ デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 ・ フラッシュＲＯＭの書き換え可能マットはユーザマットのみです。 ３．機能制限事項 ・ レジスタのＳＰ（スタックポインタ）およびＥＸＲは、リードオンリです。 ・ スタックポインタやＥＸＲ値が適正値でない場合は、モニタは正常動作しません。 ・ モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。 ４．ブレーク／トレースに対する注意事項 【共通事項】 ･ 実行前ブレーク固定です。 ・ このモニタは、ＣＰＵに内蔵したＰＣブレークコントローラ（ＰＢＣ）を利用しています。 ブレークにおける制限事項は、ＰＢＣ仕様に準拠しますので注意が必要です。（ＣＰＵ別ハードウェアマニュアル必読） また、ステップ実行は、ニモニックを分析しながら次ブレーク位置を設定して実行しています。（３ｓｅｃタイムアウト付） ステップ実行時は、サブルーチンが３ｓｅｃ経っても戻ってこないようなプログラムの場合は、使用しないで下さい。 ・ モジュールストップコントロールレジスタ内のＰＢＣ部を１にするとブレーク割り込みが発生しなくなります。 【割込みモード０の場合】 ・ ＰＣブレークコントローラ（ＰＢＣ）を有効にするには、割込みを許可状態にして下さい。 ・ ＰＣブレークは、割込みが許可状態の時のみ停止します。 ・ トレース／ステップ実行は、ＰＣブレークコントローラ（ＰＢＣ）を利用しています。 【割込みモード２の場合】 ・ ＰＣブレークの割り込みプライオリティは７になっています。 ・ ユーザ使用の割り込みレベルは全て６以下にして下さい。 ・ ブレークを有効にしたい場合は、ＣＰＵのＥＸＲの割り込みマスクレベルを６以下に設定してください。 ・ ＣＰＵに内蔵されたトレース機能を利用しています。 ５．モニタ実行時のＣＰＵに対する設定 ・ ＮＭＩ立下りエッジ指定（ＳＹＳＣＲ） ・ 内蔵ＲＡＭ有効　　　　（　　“　　） ・ モジュールストップコントローラのモニタ使用ポート（ＳＣＩ）を解除（ＭＳＴＰＣＲＢ） ・ モジュールストップコントローラのブレークコントローラ（ＰＢＣ）を解除（ＭＳＴＰＣＲＣ） ・ モニタ使用ポート（ＳＣＩ）を初期設定 ・ （ＳＣＫＣＲ）設定値を退避後、高速モードに切換え、モニタ終了時に退避設定値の状態に戻します。 ・ （ＴＣＳＲ０，ＴＣＳＲ１）設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。 【調歩同期選択時の追加事項】 ・ ソフトによりPLL指定する品種の場合、ボーレトをデフォルト指定で合わせてありますので、モニタの開始時にデフォルトに切替え、モニタ終了時に元の設定状態に戻します。 ６．低消費電力モード状態の注意事項 ・ 低消費電力状態でブレークモード（モニタ実行）にさせますと低消費電力状態は解除されます。 ７．ウォッチドッグタイマの注意事項 ・ ブレークモード（モニタ実行）時は、ウォッチドッグタイマは停止します。 ・ ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 ・ 本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムＵＰ周期を１０ｍｓ以上にして下さい。 ・ ウォッチドッグタイマＵＰによるリセットになりますと、ＰＢＣ（ＰＣブレーク）もリセットされますので再設定して下さい。 ・ ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 ８．その他注意事項 ・ Ｈ８Ｓ内部Ｉ／Ｏレジスタの中には、１６，３２ビットの指定ビットによるアクセス制限がついている場合があります。 メモリセットコマンド等で内部Ｉ／Ｏレジスタアクセスする場合は、指定ビット長でアクセスして下さい。 指定ビット長以外でアクセスしますと間違った情報を得ることになります。 Ｈ８Ｓ：BOOT／２６ｘｘ準備項目および制限事項TOP １．ユーザ側での準備項目 ・ ＭＣＵ動作モードは、（６，７，ブート，ユーザプログラムモード）をサポートします。(モード７だけのＣＰＵ有) ・ デバッグモニタが常駐するためのエリア（０ｘ２００〜０ｘ７ＦＦ）番地をあけてください。 ただし、０ｘ４００〜０ｘ４ＦＦ番地はＤＴＣベクタテーブルとして使用可能です。 ・ ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。 ・ メモリマップ 　 内蔵ＲＯM 終了アドレス スタック方式（内蔵RAM） 固定番地方式（内蔵RAM） 使用可能開始番地 （ｿｰｽﾌﾞﾚ-ｸを使用する場合） 使用可能開始番地 モニタ使用番地 H8/2612 1FFFFH 0FFE000H　(*FFE000H) 0FFE000H *0FFFFC0H H8/2623 3FFFFH 0FFC000H　(*FFC000H) 0FFC000H *0FFFFC0H H8/2626 3FFFFH 0FFC000H　(*FFC000H) 0FFC000H *0FFFFC0H H8/2628 1FFFFH 0FFD000H　(*FFD000H) 0FFD000H *0FFFFC0H H8/2633 3FFFFH 0FFB000H　(*FFB000H) 0FFB000H *0FFFFC0H H8/2636 1FFFFH 0FFE000H　(*FFE000H) 0FFE000H *0FFFFC0H H8/2638 3FFFFH 0FFB000H　(*FFB000H) 0FFB000H *0FFFFC0H H8/2639 3FFFFH 0FFB000H　(*FFB000H) 0FFB000H *0FFFFC0H H8/2643 3FFFFH 0FFB000H　(*FFB000H) 0FFB000H *0FFFFC0H H8/2646 1FFFFH 0FFE000H　(*FFE000H) 0FFE000H *0FFFFC0H H8/2648 1FFFFH 0FFE000H　(*FFE000H) 0FFE000H *0FFFFC0H H8/2649 3FFFFH 0FFD000H　(*FFD000H) 0FFD000H *0FFFFC0H ＊モニタが内蔵RAM2を使用する。(DEFバージョン6.50xより対応) ２．使用制限事項項 ・ ＮＭＩは、デバッガが占有します。 ・ ＤＭＡコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。 ・ モニタ使用の割り込みベクタは、ＮＭＩ・ＰＣブレーク・トレース・トラップ２・トラップ３です。（ダウンロード時に自動セット） ・ リセットベクタ値は０ｘ８００とし、０ｘ８００番地にはスタックポインタ設定の命令を配置して下さい。 DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。 ・ デバッグ中は、スタックポイントの設定後に約１〜２００ｍｓ（ハード構成による）以上のソフトタイマを入れることを推奨します。 ＣＰＵ設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から２０ｕｓ後にモニタ（ＮＭＩ）を起動させます。 ・ ＮＭＩエッジは、立下りエッジ（初期値）とします。 ・ 内蔵ＲＡＭ有効（初期値）とします。 ・ 使用端子は、リセット・ＮＭＩ・ブートモード時に使用する通信線および、それに伴うＳＣＫ・ＦＷＥを占有使用します。 ＴＸＤｘ　ＲＸＤｘ　ＳＣＫｘ　ＮＭＩ　ＦＷＥ　ＲＥＳＥT（共有） デバッグI/Fを調歩同期に指定した場合は、ＳＣＫｘは未使用になります。 ２６３３（Ｒ）＿３６＿３８＿３９は、TＸＤｘ　ＲＸＤｘ　ＳＣＫｘ　の番号をＣＰＵ設定により選択することができます。（ブートロード時は除く） ・ ＣＰＵ動作モード（ブート・Ａｄｖａｎｃｅｄ）設定回路および設定は、ユーザ（ターゲット）側で準備・設定して下さい。 ・ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ・ デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 ３．機能制限事項 ・ レジスタのＳＰ（スタックポインタ）およびＥＸＲ・ＭＡＣＨ・ＭＡＣＬは、リードオンリです。 ・ スタックポインタやＥＸＲ値が適正値でない場合は、モニタは正常動作しません。 ・ モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。 ４．ブレーク／トレースに対する注意事項 【共通事項】 ･ 実行前ブレーク固定です。 ・ このモニタは、ＣＰＵに内蔵したＰＣブレークコントローラ（ＰＢＣ）を利用しています。 ブレークにおける制限事項は、ＰＢＣ仕様に準拠しますので注意が必要です。（ＣＰＵ別ハードウェアマニュアル必読） また、ステップ実行は、ニモニックを分析しながら次ブレーク位置を設定して実行しています。（３ｓｅｃタイムアウト付） ステップ実行時は、サブルーチンが３ｓｅｃ経っても戻ってこないようなプログラムの場合は、使用しないで下さい。 ・ モジュールストップコントロールレジスタ内のＰＢＣ部を１にするとブレーク割り込みが発生しなくなります。 【割込みモード０の場合】 ・ ＰＣブレークコントローラ（ＰＢＣ）を有効にするには、割込みを許可状態にして下さい。 ・ ＰＣブレークは、割込みが許可状態の時のみ停止します。 ・ トレース／ステップ実行は、ＰＣブレークコントローラ（ＰＢＣ）を利用しています。 【割込みモード２の場合】 ・ ＰＣブレークの割り込みプライオリティは７になっています。 ・ ユーザ使用の割り込みレベルは全て６以下にして下さい。 ・ ブレークを有効にしたい場合は、ＣＰＵのＥＸＲの割り込みマスクレベルを６以下に設定してください。 ・ ＣＰＵに内蔵されたトレース機能を利用しています。 ５．モニタ実行時のＣＰＵに対する設定 ・ ＮＭＩ立下りエッジ指定（ＳＹＳＣＲ） ・ 内蔵ＲＡＭ有効　　　　（　　“　　） ・ モジュールストップコントローラのモニタ使用ポート（ＳＣＩ）を解除（ＭＳＴＰＣＲＢ） ・ モジュールストップコントローラのブレークコントローラ（ＰＢＣ）を解除（ＭＳＴＰＣＲＣ） ・ モニタ使用ポート（ＳＣＩ）を初期設定 ・ （ＳＣＫＣＲ）設定値を退避後、高速モードに切換え、モニタ終了時に退避設定値の状態に戻します。 ・ （ＴＣＳＲ０，ＴＣＳＲ１）設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。 【調歩同期選択時の追加事項】 ・ ソフトによりPLL指定する品種の場合、ボーレトをデフォルト指定で合わせてありますので、モニタの開始時にデフォルトに切替え、モニタ終了時に元の設定状態に戻します。 ６．低消費電力モード状態の注意事項 ・ サブクロックを使用するモード（サブアクティブモード等）には対応していません。 ・ 低消費電力状態でブレークモード（モニタ実行）にさせますと低消費電力状態は解除されます。 ７．ウォッチドッグタイマの注意事項 ・ ブレークモード（モニタ実行）時は、ウォッチドッグタイマは停止します。 ・ ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 ・ 本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムＵＰ周期を１０ｍｓ以上にして下さい。 ・ ウォッチドッグタイマＵＰによるリセットになりますと、ＰＢＣ（ＰＣブレーク）もリセットされますので再設定して下さい。 ・ ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 ８．その他注意事項 ・ Ｈ８Ｓ内部Ｉ／Ｏレジスタの中には、１６，３２ビットの指定ビットによるアクセス制限がついている場合があります。 メモリセットコマンド等で内部Ｉ／Ｏレジスタアクセスする場合は、指定ビット長でアクセスして下さい。 指定ビット長以外でアクセスしますと間違った情報を得ることになります。 Ｈ８SX：BOOT/PBC無しＴｙｐｅ準備項目および制限事項TOP １．ユーザ側での準備項目 ・ ＭＣＵ動作モードは、（６，７，ブート，ユーザプログラムモード）をサポートします。 ・ デバッグモニタが常駐するためのエリア（０ｘ８００〜０ｘＦＦＦ）番地をあけてください。 ・ ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。 ・ メモリマップ 　 内蔵ＲＯM 終了アドレス スタック方式（内蔵RAM） 固定番地方式（内蔵RAM） 使用可能開始番地 （ｿｰｽﾌﾞﾚ-ｸを使用した場合） 使用可能開始番地 モニタ使用番地 H8SX/1657 0BFFFFH 0FF6000H　(*FF6040H) 0FF6040H *0FF6000H ＊モニタが内蔵RAM先頭より0x40バイト使用する。 ２．使用制限事項 ・ ＮＭＩは、デバッガが占有します。 ・ ＤＭＡコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。 ・ モニタ使用の割り込みベクタは、ＮＭＩ・トレース・トラップ２・トラップ３です。（ダウンロード時に自動セット） ・ リセットベクタ値は０ｘ１０００とし、０ｘ１０００番地にはスタックポインタ設定の命令を配置して下さい。 DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。 ・ デバッグ中は、スタックポイントの設定後に約１〜２００ｍｓ（ハード構成による）以上のソフトタイマを入れることを推奨します。 ＣＰＵ設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から２０ｕｓ後にモニタ（ＮＭＩ）を起動させます。 ・ ＮＭＩエッジは、立下りエッジ（初期値）とします。 ・ 内蔵ＲＡＭ有効（初期値）とします。 ・ 使用端子は、リセット・ＮＭＩ・ブートモード時に使用する通信線および、それに伴うＳＣＫを占有使用します。 TＸＤ1　ＲＸＤ1　ＳＣＫ1　ＮＭＩ　 ＲＥＳＥT（共有） デバッグI/Fを調歩同期に指定した場合は、ＳＣＫ１は未使用になります。 ・ ＣＰＵ動作モード（ブート・Ａｄｖａｎｃｅｄ）設定回路および設定は、ユーザ（ターゲット）側で準備・設定して下さい。 ・ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ・ デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 ３．機能制限事項 ・ レジスタのＳＰ（スタックポインタ）・ＶＢＲ・ＥＸＲ・ＭＡＣＨ・ＭＡＣＬは、リードオンリです。 ・ スタック解析機能は、使用することができません。 ・ スタックポインタやＥＸＲ値が適正値でない場合は、モニタは正常動作しません。 ・ モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。 ４．ブレーク／トレースに対する注意事項 【共通事項】 ・ このＣＰＵは、ＰＣブレークコントローラ（ＰＢＣ）が無い為、ハードブレーク機能を使用することができません。 ソースブレークかソフトブレークの対応になります。 ハードトレースに関しては、割り込みモード２の場合に使用可能になります。(ROM) ・ プログラムがRAM上の場合は、トレース／ステップ実行が可能になります。 【割込みモード０の場合】 ・ ソースブレークかソフトブレークを使用します。 ・ プログラムがROM上の場合は、トレース機能を使用することができません。 ・ プログラムがRAM上の場合は、トレース／ステップ実行が可能になります。 【割込みモード２の場合】 ・ ソースブレークかソフトブレークを使用します。 ・ プログラムがROM上の場合は、トレース機能のみ使用することができます。 ・ プログラムがRAM上の場合は、トレース／ステップ実行が可能になります。 ５．モニタ実行時のＣＰＵに対する設定 ・ ＮＭＩ立下りエッジ指定（ＩＮＴＣＲ） ・ 内蔵ＲＡＭ有効　　　　（ＳＹＳＣＲ） ・ モジュールストップコントローラのモニタ使用ポート（ＳＣＩ）を解除（ＭＳＴＰＣＲＢ） ・ モニタ使用ポート（ＳＣＩ）を初期設定とバッファ切り替え（Ｐ６ＩＣＲ） ・ （ＴＣＳＲ）設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。 【調歩同期選択時の追加事項】 ・ ソフトによりPLL指定する品種の場合、ボーレトをデフォルト指定で合わせてありますので、モニタの開始時にデフォルトに切替え、モニタ終了時に元の設定状態に戻します。 ６．低消費電力モード状態の注意事項 ・ 低消費電力状態でブレークモード（モニタ実行）にさせますと低消費電力状態は解除されます。 ７．ウォッチドッグタイマの注意事項 ・ ブレークモード（モニタ実行）時は、ウォッチドッグタイマは停止します。 ・ ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 ・ 本体と送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムＵＰ周期を１０ｍｓ以上にして下さい。 ・ ウォッチドッグタイマＵＰによるリセットになりますと、Ｉ／Ｏレジスタもリセットされます。 ・ ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 ８．その他注意事項 ・ ルネサスＣの場合は、コンパイラバージョンを「Ｖ６．０１．００」以上にして下さい。 ・ Ｈ８Ｓ内部Ｉ／Ｏレジスタの中には、１６，３２ビットの指定ビットによるアクセス制限がついている場合があります。 メモリセットコマンド等で内部Ｉ／Ｏレジスタアクセスする場合は、指定ビット長でアクセスして下さい。 指定ビット長以外でアクセスしますと間違った情報を得ることになります。 ＳＨ−２：BOOT／７ｘ４ｘ・７０５０・７０５１準備項目および制限事項TOP １．ユーザ側での準備項目 ・ ＭＣＵ動作モードは、（２，３，ブートモード，ユーザプログラムモード）をサポートします。 ・ デバッグモニタが常駐するためのエリア（０ｘ８００〜０ｘＦＦＦ）番地をあけてください。 ・ ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。 ・ メモリマップ 　 内蔵ＲＯM 終了アドレス スタック方式（内蔵RAM） 固定番地方式（内蔵RAM） 使用可能開始番地 （ｿｰｽﾌﾞﾚ-ｸを使用した場合） 使用可能開始番地 モニタ使用番地 SH7044 3FFFFH 0FFFFF000H　(*FFFFF040H) 0FFFFF080H *0FFFFF000H SH7044(CAChe) 3FFFFH 0FFFFF800H　(*FFFFF840H) 0FFFFF880H *0FFFFF800H SH7045 3FFFFH 0FFFFF000H　(*FFFFF040H) 0FFFFF080H *0FFFFF000H SH7045(CAChe) 3FFFFH 0FFFFF800H　(*FFFFF840H) 0FFFFF880H *0FFFFF800H SH7046 3FFFFH 0FFFFD000H　(*FFFFD040H) 0FFFFD080H *0FFFFD000H SH7047 3FFFFH 0FFFFD000H　(*FFFFD040H) 0FFFFD080H *0FFFFD000H SH7050 1FFFFH 0FFFFE800H　(*FFFFE840H) 0FFFFE880H *0FFFFE800H SH7051 3FFFFH 0FFFFD800H　(*FFFFD840H) 0FFFFD880H *0FFFFD800H SH7144 3FFFFH 0FFFFE000H　(*FFFFE040H) 0FFFFE080H *0FFFFE000H SH7145 3FFFFH 0FFFFE000H　(*FFFFE040H) 0FFFFE080H *0FFFFE000H ＊モニタが内蔵RAM先頭より0x40バイト使用する。 ＊モニタが内蔵RAM先頭より0x80バイト使用する。 ＊(CAChe)は、キャッシュ使用の場合です。 ２．使用制限事項 ・ ＮＭＩは、デバッガが占有します。 ・ ＤＭＡコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。 ・ モニタ使用の割り込みベクタは、ＮＭＩ・UBCブレーク・トラップ６２・トラップ６３です。（ダウンロード時に自動セット） ・ 一般不当・スロット不当・ＣＰＵアドレスエラー・ＤＭＡＣアドレスエラーの割り込みベクタは、ＣＰＵ設定にてデバッガが通知するに設定しますとモニタ内の不当命令処理アドレス値を置きます。（ダウンロード時に自動セット） ・ ベクタ０（リセット）値は０ｘ１０００とし、ベクタ１（スタック）値は、４の倍数の適正なスタック値を置いてください。 DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。 ・ デバッグ中は、スタックポイントの設定後に約１〜２００ｍｓ（ハード構成による）以上のソフトタイマを入れることを推奨します。 ＣＰＵ設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から２０ｕｓ後にモニタ（ＮＭＩ）を起動させます。 ・ ＮＭＩエッジは、立下りエッジ（初期値）とします。 ・ 内蔵ＲＡＭ有効（初期値）とします。 ・ UBＣブレークの割り込みプライオリティは、１５になっています。 ユーザ使用の割り込みレベルは、１４以下にして下さい。 ・ 使用端子は、リセット・ＮＭＩ・ブートモード時に使用する通信線および、それに伴うＳＣＫ・ＦＷＥを占有使用します。 ＴＸＤ1　　ＲＸＤ１　ＳＣＫ１　ＮＭＩ　ＦＷＥ　ＲＥＳＥT（共有） デバッグI/Fを調歩同期に指定した場合は、ＳＣＫ１は未使用になります。 ・ ＣＰＵ動作モード（ブート・Ａｄｖａｎｃｅｄ）設定回路および設定は、ユーザ（ターゲット）側で準備・設定して下さい。 ・ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ・ デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 ３．機能制限事項 ・ レジスタのＳＰ（スタックポインタ）およびＶＢＲは、リードオンリです。 ・ スタックポインタが適正値でない場合や、ＶＢＲがゼロ値でない場合は、モニタは正常動作しません。 ただし、ユーザプログラムにて０番地からのベクタ情報を使用目的アドレスに転送後、VBRを目的アドレスに変更した場合は動作します。 ・ デバッガ操作での不当アクセス割り込みは、処理後無視するかたちになっていますが、ユーザプログラム走行中での 不当アクセスは、認識後デバッガにて通知します。（“不当アクセスが発生しました。”と表示します。） ・ モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。 ４．ブレークに対する注意事項 ･ 実行前ブレーク固定です。 ・ このモニタは、ＣＰＵに内蔵したＵＢＣブレークコントローラを利用しています。 ブレークにおける制限事項は、ＵＢＣ仕様に準拠しますので注意が必要です。（ＣＰＵ別ハードウェアマニュアル必読） また、トレース・ステップ　実行は、ニモニックを分析しながら次ブレーク位置を設定して実行しています。（３ｓｅｃタイムアウト付） ステップ実行時は、サブルーチンが３ｓｅｃ経っても戻ってこないようなプログラムの場合は、使用しないで下さい。 ・ ブレークを有効にしたい場合は、ＣＰＵのＳＲの割り込みマスクレベルを１４以下に設定してください。 ・ 非遅延分岐命令の飛び先でのブレーク（ｂｔ／ｂｆ）の注意ＣＰＵ別ハードウェアマニュアルに記述されていますが、 非遅延分岐命令の場合、飛び先命令にブレークを設定した場合、通常フェッチではブレークしません。（ＵＢＣの制限） この現象を避けるために、当デバッカーでは、フェッチ＋データアクセスのブレーク条件にしています。 しかし、この条件にした場合、非遅延分岐命令の次および、次々の命令にブレークポイントの設定をしますと、 非遅延分岐命令をフェッチするたびにブレークが発生してしまいます。（ハードウェアマニュアル内使用上の注意参照） この現象は避けることができないため、非遅延分岐命令の次および、次々の命令にはブレーク設定をしないで下さい。 Ｃ言語の場合は、ｉｆ文の“ｔｒｕｅ”部の第一行目になります。 　　　　　　　例１）Ｃ言語 　　　　　　　　　　ｉｆ（条件　＝＝　ｔｒｕｅ）　｛ 　　　　　　　　　　　　第一行目　＜―――――――　ここ 　　　　　　　　　　　　第ニ行 　　　　　　　　　　｝ 　　　　　　　例２）ＡＳM 　　　　　　　　　　ｂｔ　　ｌａｂｅｌ 　　　　　　　　　　ｍｏｖ　ｒ１、ｒ２　＜――――――　ここ 　　　　　　　　　　ｍｏｖ　ｒ２、ｒ３　＜――――――　ここ 　　　　　　　　　　ｍｏｖ　ｒ３、ｒ４ 　　　　　　ｌａｂｅｌ： ブレーク設定をしたい場合は、ダミー文、もしくはｎｏｐ文で行を空けて設定してください。 ５．ブレークトリガ出力機能を使用する場合の注意事項（ＳＨ７０４６／７０４７に限る） ・ この機能を使用する場合は、ＵＢＣＴＲＧのピンファンクション（ＰＦＵ）設定が必要になりますので、ユーザー側で設定して下さい。 記述例（サンプルプログラム） 　　　　// UBCTRGのテスト(PA12の設定) 　　　　PACRL3 &= ~(0x1000); 　　// PFU-PA12(TRG出力) PACRL3<12>= 0 　　　　PACRL1 &= ~(0x300); 　　　// PACRL<9><8>= 0 　　　　PACRL1 |= 0x200; 　　　　　// PACRL<9>=1 ＵＢＣＲの設定は、ＤＥＦ（コントロールソフト）側で実行します。 ６．モニタ実行時のＣＰＵに対する設定 ・ ＮＭＩ立下りエッジ指定（ＩＣＲ） ・ モニタが使用する（ＴＸＤ，ＲＸＤ，ＳＣＫ）のピンファンクション指定 ・ モニタ使用ポート（ＳＣＩ）を初期設定 ・ UBC/内蔵ROM/RAMの有効指定 ・ （ＴＣＳＲ）設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。 【調歩同期選択時の特記事項】 ・ 調歩同期に選択した場合は、(SCK)のピンファンクション指定は実施しません。 ７．低消費電力モード状態の注意事項 ・ 低消費電力状態でブレークモード（モニタ実行）にさせますと低消費電力状態は解除されます。 ８．ウォッチドッグタイマの注意事項 ・ ブレークモード（モニタ実行）時は、ウォッチドッグタイマは停止します。 ・ ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 ・ Ｈ−ｄｅｂｕｇｇｅｒと送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムＵＰ周期を１０ｍｓ以上の設定にして下さい。 ・ ウォッチドッグタイマＵＰによるリセットになりますと、UＢＣ（ＰＣブレーク）もリセットされますので再設定して下さい。 ・ ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 ９．その他注意事項 ・ ＳＨ−２の内部Ｉ／Ｏレジスタは、種類によって８，１６，３２ビットアクセス用とビット長により制限がついています。 メモリセットコマンド等で、内部Ｉ／Ｏレジスタアクセスする場合は、指定ビット長でアクセスして下さい。 指定外ビット長でアクセスしますと，間違った情報を得ることになります。 ＳＨ−２：BOOT／７０８ｘ・７１２ｘ・７１４ｘ準備項目および制限事項TOP １．ユーザ側での準備項目 ・ ＭＣＵ動作モードは、（２，３，ブートモード，ユーザプログラムモード）をサポートします。 ・ デバッグモニタが常駐するためのエリア（０ｘ８００〜０ｘＦＦＦ）番地をあけてください。 ・ ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。 ・ メモリマップ 　 内蔵ＲＯM 終了アドレス スタック方式（内蔵RAM） 固定番地方式（内蔵RAM） 通信方式数 使用可能開始番地 （ｿｰｽﾌﾞﾚ-ｸを使用した場合） 使用可能開始番地 モニタ使用番地 SH708x4 3FFFFH 0FFFF8000H　(*FFFF8040H) 0FFFF8080H *0FFFF8000H クロック同期 SH708x5 7FFFFH 0FFFF4000H　(*FFFF4040H) 0FFFF4080H *0FFFF4000H クロック同期 SH712x2 0FFFFH 0FFFFA000H　(*FFFFA040H) 0FFFFA080H *0FFFFA000H 調歩同期 SH712x3 1FFFFH 0FFFFA000H　(*FFFFA040H) 0FFFFA080H *0FFFFA000H 調歩同期 SH7146(R) 3FFFFH 0FFFF9000H　(*FFFF9040H) 0FFFF9080H *0FFFF9000H クロック同期 SH71474A 3FFFFH 0FFFF9000H　(*FFFF9040H) 0FFFF9080H *0FFFF9000H クロック同期 SH71474B 3FFFFH 0FFFF8000H　(*FFFF8040H) 0FFFF8080H *0FFFF8000H クロック同期 SH71475A/B 5FFFFH 0FFFF8000H　(*FFFF8040H) 0FFFF8080H *0FFFF8000H クロック同期 SH71476A/B 7FFFFH 0FFFF8000H　(*FFFF8040H) 0FFFF8080H *0FFFF8000H クロック同期 SH7149(R) 3FFFFH 0FFFF9000H　(*FFFF9040H) 0FFFF9080H *0FFFF9000H クロック同期 ＊モニタが内蔵RAM先頭より0x40バイト使用する。 ＊モニタが内蔵RAM先頭より0x80バイト使用する。 ＊(R)マーク品は、デバッガ専用チップです。 ２．使用制限事項 ・ ＮＭＩは、デバッガが占有します。 ・ モニタ使用の割り込みベクタは、ＮＭＩ・UBＣブレーク・トラップ６２・トラップ６３です。（ダウンロード時に自動セット） ・ 一般不当・スロット不当・ＣＰＵアドレスエラー・ＤＭＡＣアドレスエラーの割り込みベクタは、ＣＰＵ設定にてデバッガが通知するに設定しますとモニタ内の不当命令処理アドレス値を置きます。（ダウンロード時に自動セット） ・ ベクタ０（リセット）値は０ｘ１０００とし、ベクタ１（スタック）値は、４の倍数の適正なスタック値を置いてください。 DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。 ・ デバッグ中は、スタックポイントの設定後に約１〜２００ｍｓ（ハード構成による）以上のソフトタイマを入れることを推奨します。 ＣＰＵ設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から２０ｕｓ後にモニタ（ＮＭＩ）を起動させます。 ・ ＮＭＩエッジは、立下りエッジ（初期値）とします。 ・ 内蔵ＲＡＭ有効（初期値）とします。 ・ UBＣブレークの割り込みプライオリティは、１５になっています。 ユーザ使用の割り込みレベルは、１４以下にして下さい。 ・ 使用端子は、リセット・ＮＭＩ・ブートモード時に使用する通信線および、それに伴うＦＷＥを占有使用します。 ＴＸＤ1（ＰＡ４）　ＲＸＤ１（ＰＡ３）　（ＳＣＫ１）　ＮＭＩ　ＦＷＥ　ＲＥＳＥＴ(共有) デバッグI/Fを調歩同期に指定した場合は、（ＳＣＫ１）は未使用になります。 ・ ＣＰＵ動作モード（ブート・通常）設定回路および設定は、ユーザ（ターゲット）側で準備・設定して下さい。 ・ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ・ デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 ３．機能制限事項 ・ レジスタのＳＰ（スタックポインタ）およびＶＢＲは、リードオンリです。 ・ スタックポインタが適正値でない場合や、ＶＢＲがゼロ値でない場合は、モニタは正常動作しません。 ただし、ユーザプログラムにて０番地からのベクタ情報を使用目的アドレスに転送後、VBRを目的アドレスに変更した場合は動作します。 ・ デバッガ操作での不当アクセス割り込みは、処理後無視するかたちになっていますが、ユーザプログラム走行中での 不当アクセスは、認識後デバッガにて通知します。（“不当アクセスが発生しました。”と表示します。） ・ モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。 ４．ブレークに対する注意事項 ･ 実行前ブレーク固定です。 ・ このモニタは、ＣＰＵに内蔵したＵＢＣブレークコントローラを利用しています。 ブレークにおける制限事項は、ＵＢＣ仕様に準拠しますので注意が必要です。（ＣＰＵ別ハードウェアマニュアル必読） ５．特記事項 ・ SH712x(Tiny)は、ＣＰＵ側の使用ピンを極力少なくする為、ターゲットとの通信を調歩同期にしました。(SCK1未使用) ・ SH708x(BOOT)は、従来通りのクロック同期です。（SCK1使用) ・ モニタ実行時は、クロック発振の「ＦＲＱＣＲ」−「ＩΦ，ＢΦ，ＰΦ」を「８ｘ（１／４）＝２逓倍」の初期値にします。 ただし、モニタ終了時はモニタ開始前「ＦＲＱＣＲ」値に戻します。 ・ 「分岐トレース機能」は、モニタの分岐トレースを取得してしまう為、サポートしておりません。 ６．モニタ実行時のＣＰＵに対する設定 ・ （ＦＲＱＣＲ）設定値を退避後、「ＩΦ，ＢΦ，ＰΦ」を２逓倍に変更し、モニタ終了時に退避設定の状態に戻します。 ・ 内蔵RAMの有効／動作指定（ＲＡＭＣＲ／ＳＴＢＣＲ２） ・ ＵＢＣ動作指定（ＳＴＢＣＲ５） ・ ＮＭＩ立下りエッジ指定（ＩＣＲ０） ・ モニタが使用する（ＴＸＤ，ＲＸＤ，SCK）のピンファンクション指定（ＰＡＣＲＬ１／ＰＡＣＲＬ２） ・ モニタ使用ポート（ＳＣＩ）を初期設定 ・ （ＴＣＳＲ）設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定の状態に戻します。 【調歩同期選択時の追加事項】 ・ 調歩同期に選択した場合は、(SCK)のピンファンクション指定は実施しません。 ・ ソフトによりPLL指定する品種の場合、ボーレトをデフォルト指定で合わせてありますので、モニタの開始時にデフォルトに切替え、モニタ終了時に元の設定状態に戻します。 ７．低消費電力モード状態の注意事項 ・ 低消費電力状態でブレークモード（モニタ実行）にさせますと低消費電力状態は解除されます。 ８．ウォッチドッグタイマの注意事項 ・ ブレークモード（モニタ実行）時は、ウォッチドッグタイマは停止します。 ・ ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 ・ Ｈ−ｄｅｂｕｇｇｅｒと送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムＵＰ周期を２０ｍｓ以上の設定にして下さい。 ・ ウォッチドッグタイマＵＰによるリセットになりますと、UＢＣ（ＰＣブレーク）もリセットされますので再設定して下さい。 ・ ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 ９．その他注意事項 ・ ＳＨ−２の内部Ｉ／Ｏレジスタは、種類によって８，１６，３２ビットアクセス用とビット長により制限がついています。 メモリセットコマンド等で、内部Ｉ／Ｏレジスタアクセスする場合は、指定ビット長でアクセスして下さい。 指定外ビット長でアクセスしますと，間違った情報を得ることになります。 ＳＨ−２：BOOT／７０５５・７０５８準備項目および制限事項TOP １．ユーザ側での準備項目 ・ ＭＣＵ動作モードは、（２，３，ブートモード，ユーザプログラムモード）をサポートします。 ・ デバッグモニタが常駐するためのエリア（０ｘ８００〜０ｘＦＦＦ）番地をあけてください。 ・ ユーザスタックエリアをモニタワーク方式に応じたスタックエリアの確保に考慮してください。 ・ メモリマップ 　 内蔵ＲＯM 終了アドレス スタック方式（内蔵RAM） 固定番地方式（内蔵RAM） 使用可能開始番地 （ｿｰｽﾌﾞﾚ-ｸを使用した場合） 使用可能開始番地 モニタ使用番地 SH7055/S 7FFFFH 0FFFF6000H　(*FFFF6040H) 0FFFF6080H *0FFFF6000H SH7058/S 0FFFFFH 0FFFF0000H　(*FFFF0040H) 0FFFF0080H *0FFFF0000H ＊モニタが内蔵RAM先頭より0x40バイト使用する。 ＊モニタが内蔵RAM先頭より0x80バイト使用する。 ２．使用制限事項 ・ ＮＭＩは、デバッガが占有します。 ・ ＤＭＡコントローラを動作させているプログラムの場合、バス解放されるまでデバッグ操作できません。 ・ モニタ使用の割り込みベクタは、ＮＭＩ・UBＣブレーク・トラップ６２・トラップ６３です。（ダウンロード時に自動セット） ・ 一般不当・スロット不当・ＣＰＵアドレスエラー・ＤＭＡＣアドレスエラーの割り込みベクタは、ＣＰＵ設定にてデバッガが通知するに設定しますとモニタ内の不当命令処理アドレス値を置きます。（ダウンロード時に自動セット） ・ ベクタ０（リセット）値は０ｘ１０００とし、ベクタ１（スタック）値は、４の倍数の適正なスタック値を置いてください。 DEFの「Start」時に、スタックポインタ値のアドレス場所がRAMであるかの調査をしますので、必ずRAM場所を示して下さい。 ・ デバッグ中は、スタックポイントの設定後に約１〜２００ｍｓ（ハード構成による）以上のソフトタイマを入れることを推奨します。 ＣＰＵ設定にてリセット遅延防止タイマを不要設定にしますと、リセット解除から２０ｕｓ後にモニタ（ＮＭＩ）を起動させます。 ・ ＮＭＩエッジは、立下りエッジ（初期値）とします。 ・ 内蔵ＲＡＭ有効（初期値）とします。 ・ UBＣブレークの割り込みプライオリティは、１５になっています。 ユーザ使用の割り込みレベルは、１４以下にして下さい。 ・ 使用端子は、リセット・ＮＭＩ・ブートモード時に使用する通信線および、それに伴うＳＣＫ・ＦＷＥを占有使用します。 TXD1 RXD1 SCK1 NMI FWE RESET(共有) デバッグI/Fを調歩同期に指定した場合は、SCK1は未使用になります。 ・ ＣＰＵ動作モード（ブート・Ａｄｖａｎｃｅｄ）設定回路および設定は、ユーザ（ターゲット）側で準備・設定して下さい。 ・ ターゲットとの接続は、推奨接続参考図をもとに設計して下さい。 ・ デバイス制限としてフラッシュメモリの書き換え回数に制限があります。 ・ フラッシュＲＯＭの書き換え可能マットはユーザマットのみです。（ＳＨ７０５８，７０５５Ｓの場合） ３．機能制限事項 ・ レジスタのＳＰ（スタックポインタ）およびＶＢＲは、リードオンリです。 ・ スタックポインタが適正値でない場合や、ＶＢＲがゼロ値でない場合は、モニタは正常動作しません。 ただし、ユーザプログラムにて０番地からのベクタ情報を使用目的アドレスに転送後、VBRを目的アドレスに変更した場合は動作します。 ・ デバッガ操作での不当アクセス割り込みは、処理後無視するかたちになっていますが、ユーザプログラム走行中での 不当アクセスは、認識後デバッガにて通知します。（“不当アクセスが発生しました。”と表示します。） ・ ＦＰＵ（浮動小数点ユニット）のレジスタは、全てリードオンリです。 ・ モニタが使用しているエリアにデバッガ操作でメモリライト操作があった場合、無視します。 ４．ブレークに対する注意事項 ･ 実行前ブレーク固定です。 ・ 浮動小数点に関する命令は全て割り込み禁止になりますのでブレーク設定してもその位置ではブレークしませんので 注意して下さい。 ・ このモニタは、ＣＰＵに内蔵したＵＢＣブレークコントローラを利用しています。 ブレークにおける制限事項は、ＵＢＣ仕様に準拠しますので注意が必要です。（ＣＰＵ別ハードウェアマニュアル必読） 詳細制限は、ＳＨ７０５０等と同じですのでそちらをお読み下さい。 ５．ブレークトリガ出力機能を使用する場合の注意事項 ・ この機能を使用する場合は、ＵＢＣＴＲＧのピンファンクション（ＰＦＵ）設定が必要になりますので、ユーザー側で設定して下さい。 記述例（サンプルプログラム） 　　　　　// UBCTRGのテスト(PB12の設定) 　　　　　PBCRH &= ~(0x300); 　　// PFU-PB12(TRG出力) PBCRH<9><8>= 0 　　　　　PBCRH |= 0x200; 　　　　// PBCRH<9>=1 ＵＢＣＲの設定は、ＤＥＦ（コントロールソフト）側で実行します。 ６．モニタ実行時のＣＰＵに対する設定 ・ ＮＭＩ立下りエッジ指定（ＩＣＲ） ・ ＵＢＣ動作指定 ・ モニタが使用する（ＴＸＤ，ＲＸＤ，ＳＣＫ）のピンファンクション指定 ・ モニタ使用ポート（ＳＣＩ）を初期設定 ・ （ＴＣＳＲ）設定値を退避後、ウォッチドッグタイマを停止させ、モニタ終了時に退避設定値の状態に戻します。 【調歩同期選択時の追加事項】 ・ 調歩同期に選択した場合は、(SCK)のピンファンクション指定は実施しません。 ７．低消費電力モード状態の注意事項 ・ 低消費電力状態でブレークモード（モニタ実行）にさせますと低消費電力状態は解除されます。 ８．ウォッチドッグタイマの注意事項 ・ ブレークモード（モニタ実行）時は、ウォッチドッグタイマは停止します。 ・ ユーザプログラム実行中に周期サンプリングしますとウォッチドッグタイマは停止します。 ・ Ｈ−ｄｅｂｕｇｇｅｒと送受信が確立した時点でウォッチドッグタイマを停止させていますので、タイムＵＰ周期を１０ｍｓ以上の設定にして下さい。 ・ ウォッチドッグタイマＵＰによるリセットになりますと、UＢＣ（ＰＣブレーク）もリセットされますので再設定して下さい。 ・ ウォッチドッグタイマ用内部レジスタをデバッガ操作で書き換えても無視します。 ９．その他注意事項 ・ ＳＨ−２の内部Ｉ／Ｏレジスタは、種類によって８，１６，３２ビットアクセス用とビット長により制限がついています。 メモリセットコマンド等で、内部Ｉ／Ｏレジスタアクセスする場合は、指定ビット長でアクセスして下さい。 指定外ビット長でアクセスしますと，間違った情報を得ることになります。